固态图像传感器

摘要

本发明涉及固态图像传感器。像素阵列中的像素中的每一个包含光电转换器和输出根据在光电转换器中产生的电荷的信号的读出电路。读出电路包含被设置为形成通过电流源馈电的电流路径的一组晶体管。阵列中的第一线中的像素的读出电路和阵列中的第二线中的像素的读出电路被设置在第一线中的像素的光电转换器与第二线中的像素的光电转换器之间。分别流过第一线中的像素的读出电路中的该组晶体管和第二线中的像素的读出电路中的多个晶体管的电流的方向相同。

权利要求

1.一种固态图像传感器，包含像素阵列，在该像素阵列中，多个像素被布置为形成平行于第一方向的多个线和平行于与第一方向相交的第二方向的多个线，其中，所述多个像素中的每一个包含光电转换器和读出电路，所述读出电路被配置为将根据在所述光电转换器中产生的电荷的信号输出到信号线，所述读出电路包含被设置为形成由电流源馈电的电流路径的一组晶体管，平行于第一方向的所述多个线包含彼此相邻的第一线和第二线，作为布置在第一线中的像素的第一像素的读出电路和作为布置在第二线中的像素的第二像素的读出电路被设置在所述第一像素的光电转换器与所述第二像素的光电转换器之间，所述第一像素和所述第二像素关于所述第一线和所述第二线之间的对称线具有线对称布局，电流分别流过所述第一像素的读出电路中的该组晶体管，并且电流分别流过所述第二像素的读出电路中的该组晶体管，以及所述第一像素的读出电路中的该组晶体管处的电流的方向与所述第二像素的读出电路中的该组晶体管处的电流的方向相同，并且平行于所述对称线，电流的方向被限定为电流流过的该组晶体管的源极区域和漏极区域被布置的方向。

2.根据权利要求1的传感器，其中，该组晶体管包含放大晶体管。

3.根据权利要求1的传感器，其中，读出电路包含所述电流源。

4.根据权利要求1的传感器，该组晶体管包含被配置为选择像素的选择晶体管，所述选择晶体管形成为向所述信号线输出信号，并且，所述电流源与所述信号线连接。

5.根据权利要求1的传感器，还包括被配置为将多个像素的信号进行相加的相加开关，其中，流过该组晶体管的电流的方向和流过所述相加开关的电流的方向相互不同。

6.根据权利要求1的传感器，其中，每一个晶体管包含通过以相对于半导体基板表面上的法线倾斜的角度进行离子注入而形成的区域。

7.根据权利要求1的传感器，其中，第一线和第二线分别是像素阵列中的奇数列和偶数列。

8.根据权利要求1的传感器，其中，第一线和第二线分别是像素阵列中的奇数行和偶数行。

9.一种固态图像传感器，包含像素阵列，在该像素阵列中，多个像素被布置为形成平行于第一方向的多个线和平行于与第一方向相交的第二方向的多个线，其中，所述多个像素中的每一个包含光电转换器和读出电路，所述读出电路被配置为将根据在所述光电转换器中产生的电荷的信号输出到信号线，所述读出电路包含被配置为形成电流源的第一晶体管和被设置为与所述电流源一起形成电流路径的多个第二晶体管，平行于第一方向的所述多个线包含彼此相邻的第一线和第二线，

作为布置在第一线中的像素的第一像素的读出电路和作为布置在第二线中的像素的第二像素的读出电路被设置在所述第一像素的光电转换器与所述第二像素的光电转换器之间，所述第一像素和所述第二像素关于所述第一线和所述第二线之间的对称线具有线对称布局，电流分别流过所述第一像素的第一晶体管和多个第二晶体管，并且电流分别流过所述第二像素的第一晶体管和多个第二晶体管，并且所述第一像素的第一晶体管和多个第二晶体管处的电流的方向与所述第二像素的第一晶体管和多个第二晶体管处的电流的方向相同，并且平行于所述对称线，电流的方向被限定为电流流过的第一晶体管和多个第二晶体管的源极区域和漏极区域被布置的方向。

说明书

固态图像传感器

技术领域

[0001] 本发明涉及固态图像传感器。

背景技术

[0002] 日本专利公开No.2012-019057描述了通过布置多个成像块形成一个成像区域的固态图像传感器中的光电转换器与读出电路的相对配置。日本专利公开No.2012-019057的图2描述了如下这样的布置，其中奇数列中的像素和偶数列中的像素关于奇数列与偶数列之间的对称轴具有线对称布局。

[0003] 图1示出两个相邻的像素关于作为对称轴的沿列方向的线被线对称地设置的例子。各像素遵从在日本专利公开No.2012-019057的图6中描述的一个像素的布局。电流从节点n1通过经由节点CVC与光电转换器202连接的晶体管303和与EN信号连接的晶体管304流到GND。该电流在左侧像素中从左流向右并在右侧像素中从右流向左。

[0004] 一般地，用于形成晶体管的处理包括离子注入步骤。例如，存在用于形成阱的离子注入、用于形成源极/漏极区域的离子注入和用于调整阈值的离子注入等。此时，为了防止沟道(channeling)现象，可在不与半导体基板表面的法线平行地注入离子的情况下在相对于该法线倾斜约7°的方向上执行离子注入(称为斜离子注入)。

[0005] 当在图1所示的布局中执行斜离子注入时，由于左侧像素中的电流流动方向与右侧像素中的电流流动方向不同，因此，左侧像素中的电流方向与离子注入角度之间的关系与右侧像素中的关系不同。从而，晶体管的电压-电流特性在左侧像素和右侧像素之间轻微偏移，并且，像素输出在奇数列与偶数列之间偏移。这产生固定模式噪声。

发明内容

[0006] 本发明的实施例提供了用于有利地减少固定模式噪声的技术。

[0007] 在第一方面中，本发明提供一种固态图像传感器，其包含像素阵列，在该像素阵列中，多个像素被布置为形成沿第一方向的多个线和沿与第一方向相交的第二方向的多个线，其中，多个像素中的每一个包含光电转换器和读出电路，该读出电路被配置为将根据在光电转换器中产生的电荷的信号输出到信号线，读出电路包含被设置为形成由电流源馈电的电流路径的一组晶体管，沿第一方向的多个线包含彼此相邻的第一线和第二线，第一线中的像素的读出电路和第二线中的像素的读出电路被设置在第一线中的像素的光电转换器与第二线中的像素的光电转换器之间，并且，分别流过第一线中的像素的读出电路中的该组晶体管和第二线中的像素的读出电路中的多个晶体管的电流的方向相同。

[0008] 在第二方面中，本发明提供一种固态图像传感器，其包含像素阵列，在该像素阵列中，多个像素被布置为形成沿第一方向的多个线和沿与第一方向相交的第二方向的多个线，其中，多个像素中的每一个包含光电转换器和读出电路，该读出电路被配置为将根据在光电转换器中产生的电荷的信号输出到信号线，读出电路包含被配置为形成电流源的第一晶体管和被设置为与该电流源一起形成电流路径的多个第二晶体管，沿第一方向的多个线包含彼此相邻的第一线和第二线，第一线中的像素的读出电路和第二线中的像素的读出电路被设置在第一线中的像素的光电转换器与第二线中的像素的光电转换器之间，并且，分别流过第一线中的像素的第一晶体管和多个第二晶体管的电流以及第二线中的像素的第一晶体管和多个第二晶体管的电流的方向相同。

[0009] 参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。

附图说明

[0010] 图1是用于解释技术问题的布局图；

[0011] 图2A和图2B示出固态图像传感器的布置的例子；

[0012] 图3示出成像块的布置的例子；

[0013] 图4是用于示出像素的布置的例子的电路图；

[0014] 图5是示出固态图像传感器的操作的例子的定时图；并且

[0015] 图6是示出像素的布局的例子的示图。

具体实施方式

[0016] 将参照图2A和图2B描述作为本发明的一个实施例的固态图像传感器100的示意性布置。图2A是固态图像传感器100的平面图，图2B是固态图像传感器100的截面图。例如，可通过布置多个成像块101形成固态图像传感器100。在这种情况下，可通过布置多个成像块101形成包含一个成像区域的传感器面板SP。多个成像块101可被设置在支撑基板102上。当通过一个成像块101形成固态图像传感器100时，通过该成像块101形成传感器面板SP。多个成像块101中的每一个可以是例如在半导体基板上形成电路元件的块或在诸如玻璃基板上形成半导体层并且在该半导体层上形成电路元件的块。多个成像块101中的每一个包含多个像素被布置为形成多个行和列的像素阵列。

[0017] 固态图像传感器100可形成为例如感测诸如X射线的放射线的图像的传感器或感测可见光的图像的传感器。当固态图像传感器100形成为感测放射线的图像的传感器时，将放射线转换成可见光的闪烁体103可典型地被设置在传感器面板SP上。闪烁体103将放射线转换成可见光。该可见光入射到传感器面板SP并且通过传感器面板SP的各光电转换器(成像块101)经受光电转换。

[0018] 现在将参照图3描述成像块101中的每一个的布置的例子。注意，当通过一个成像块101形成固态图像传感器100时，该成像块101可被视为固态图像传感器。成像块101包含像素阵列GA，在像素阵列GA中，多个像素201被布置为形成多个行和列并且多个列信号线208a被设置。如果各行和各列都被定义为“线”，那么成像块101包含如下这样的像素阵列，其中多个像素被布置为形成沿第一方向的多个线和沿与第一方向相交的第二方向的多个线。为了便于相互区分，彼此相邻的两个线可被称为第一线和第二线。沿第一方向的多个线包含例如彼此相邻的第一线和第二线。

[0019] 多个像素201中的每一个包含光电转换器(例如，光电二极管)202和读出电路203，该读出电路203被配置为将根据在光电转换器202中产生的电荷的信号(光学信号)输出到列信号线208a。多个列信号线208b也可被设置在像素阵列GA中。读出电路203可形成为向列信号线208b中的每一个输出读出电路203的噪声。沿行方向相邻的两个像素201中的每一个中的读出电路203的至少一部分被布置于被该两个相邻像素201的两个光电转换器202夹着的区域中。沿行方向相邻的两个像素201中的每一个中的读出电路203可例如关于作为对称轴的该两个像素201的边界线被线对称设置。沿行方向相邻的两个像素201中的一个包含于奇数列中，另一个包含于偶数列中。

[0020] 各垂直扫描电路204包含例如响应第一时钟执行移位操作的垂直移位寄存器，并且根据垂直移位寄存器的移位操作扫描(选择)像素阵列GA中的多个行。垂直移位寄存器是通过串联连接多个寄存器形成的。由第一寄存器接收的脉冲响应第一时钟被依次传送到下一寄存器。与保持脉冲的寄存器对应的行是要被选择的行。

[0021] 各水平扫描电路205可例如被设置在像素阵列GA中的最外侧行中的光电转换器202之外，但可被设置在两个相邻的行中的光电转换器202之间。水平扫描电路205中的每一个包含例如响应第二时钟执行移位操作的水平移位寄存器，并且根据水平移位寄存器的移位操作扫描(选择)像素阵列GA中的多个列。水平移位寄存器是通过串联连接多个寄存器形成的。由第一寄存器取入的脉冲响应第二时钟被依次传送到下一寄存器。与保持脉冲的寄存器对应的列是要被选择的列。

[0022] 垂直扫描电路204中的每一个可通过在垂直方向上布置多个单位垂直扫描电路VSR来形成，多个单位垂直扫描电路VSR中的每一个包含用于形成垂直移位寄存器的一个寄存器。单位垂直扫描电路VSR中的每一个可被设置在如下区域中，该区域被属于某个列(在图3中，从左侧数起的第二列)的像素的光电转换器202和属于与该列相邻的列(在图3中，从左侧数起的第三列)的像素的光电转换器202夹着。由于两个相邻的像素201的读出电路203都被设置在被这两个相邻的像素201的光电转换器202夹着的区域中，即，产生第二与第三列之间不存在读出电路203的区域，因此，在该位置的部署变得可能。此外，通过采用这种部署，属于最左列的光电转换器202可被设置在接近成像块101的左侧边缘的位置；并且，属于最右列的光电转换器202可被设置在接近成像块101的右侧边缘的位置。这使得能够在通过布置多个成像块101形成固态图像传感器100时减小成像块101的相邻的光电转换器202之间的距离。这有助于提高分辨率。作为替代方案，即使当布置多个成像块101时，也可通过该布局等间隔地设置光电转换器202。这有助于提高图像质量。

[0023] 当通过垂直移位寄存器传送脉冲时，单位垂直扫描电路VSR中的每一个将行选择信号VST驱动到有效电平(active level)以选择脉冲所属于的行中的像素201。被选择的行中的像素201中的光学信号和噪声分别被输出到列信号线208a和208b。

[0024] 水平扫描电路205中的每一个可通过在水平方向上布置多个单位水平扫描电路HSR来形成，多个单位水平扫描电路HSR中的每一个包含用于形成水平移位寄存器的一个寄存器。当通过水平移位寄存器传送脉冲时，单位水平扫描电路HSR中的每一个控制开关207以选择脉冲所属于的列，即，连接该列中的列信号线208a和208b与水平信号线209a和209b。具体而言，被选择行中的像素201的光学信号和噪声被输出到列信号线208a和208b，并且，被选择列(即，被选择的列信号线208a和208b)中的信号被输出到水平信号线209a和209b，由此实现XY寻址。水平信号线209a和209b与输出放大器210a和210b的输入连接。输出到水平信号线209a和209b的信号通过输出放大器210a和210b被放大以通过焊盘211a和211b被输出。

[0025] 像素阵列GA可被视为被布置为使得均包含像素201的多个单位单元200形成多个行和列。给定的单位单元200包含单位垂直扫描电路VSR的至少一部分。在图3所示的例子中，一组的两个单位单元200包含一个单位垂直扫描电路VSR。但是，一个单位单元200可包含一个单位垂直扫描电路VSR，或者一组的三个或更多个单位单元200可包含一个单位垂直扫描电路VSR。

[0026] 将参照图4描述像素201中的每一个的布置的例子。如上所述，像素201包含光电转换器202和读出电路203。光电转换器202可典型地为光电二极管。读出电路203可包含例如第一放大电路310、箝位电路320、光学信号采样和保持电路340、噪声采样和保持电路360、作为第二放大电路的NMOS晶体管343和363、以及行选择晶体管344和364。

[0027] 光电转换器202包含电荷存储部分。电荷存储部分与第一放大电路310中的NMOS晶体管(放大晶体管)303的栅极连接。NMOS晶体管303的源极通过NMOS晶体管304与NMOS晶体管305连接。NMOS晶体管305被供给栅极电压Vb并且作为恒流源操作。第一源跟随器电路由NMOS晶体管303和305形成。NMOS晶体管304是使能开关，其在被供给到栅极的控制电压Vg被设定为有效电平时使第一源跟随器电路操作并在控制电压Vg被设定为非有效电平时中断来自第一源跟随器电路的电流以设定为节电状态。在第一源跟随器电路操作状态中，在电源节点与接地节点之间由NMOS晶体管303、304和305形成电流路径。控制电压Vg可被公共地供给到像素陈列GA中的所有像素201。

[0028] 通过将控制电压Vg设定为适当的值，NMOS晶体管304可作为栅极接地电路操作。在这种情况下，NMOS晶体管304作为NMOS晶体管304和305的共源共栅(cascode)配置的恒流源操作。第一放大电路310将与电荷-电压转换器CVC的电势对应的信号输出到中间节点n1。

[0029] 在图4所示的例子中，光电转换器202的电荷存储部分和NMOS晶体管303的栅极形成公共节点。该节点用作将存储于电荷存储部分中的电荷转换成电压的电荷-电压转换器CVC。即，在电荷-电压转换器CVC中出现由存储于电荷存储部分中的电荷Q和电荷-电压转换器CVC的电容值C确定的电压V(＝Q/C)。电荷-电压转换器CVC通过用作复位开关的PMOS晶体管302与复位电势Vres连接。当复位信号PRES被设定为有效电平时，PMOS晶体管302被接通，并且，电荷-电压转换器CVC的电势被复位为复位电势Vres。

[0030] 箝位电路320通过箝位电容器321根据电荷-电压转换器CVC的复位电势对通过第一放大电路310输出到中间节点n1的噪声进行箝位。由此，箝位电路320是用于从根据在光电转换器202中通过光电转换产生的电荷从第一源跟随器电路输出到中间节点n1的信号中消除该噪声的电路。输出到该中间节点n1的噪声包含复位时的kTC(热噪声)。通过在使PMOS晶体管306保持处于导通状态的同时在将PMOS晶体管323设为导通状态之后将其设定为关断状态，执行箝位操作。通过将使能信号EN设定为有效电平，PMOS晶体管306可被设定为导通状态。此外，通过将箝位信号PCL设定为有效电平，PMOS晶体管323可被设定为导通状态。箝位电容器321的输出侧与NMOS晶体管(放大晶体管)322的栅极连接。NMOS晶体管322的源极通过NMOS晶体管324与NMOS晶体管325连接。NMOS晶体管325被供给栅极电压Vb并作为恒流源操作。第二源跟随器电路由NMOS晶体管322和325形成。NMOS晶体管324是使能开关，其在被供给到栅极的电压Vg被设定为有效电平时使第二源跟随器电路操作并在电压Vg被设定为非有效电平时中断来自第二源跟随器电路的电流以设定为节电状态。在第二源跟随器电路操作状态中，通过NMOS晶体管322、324和325在电源节点与接地节点之间形成电流路径。如上所述，控制电压Vg可被公共供给到像素陈列GA中的所有像素201。

[0031] 如上所述，通过将控制电压Vg设定为适当的值，NMOS晶体管324可作为栅极接地电路操作。在这种情况下，NMOS晶体管324作为NMOS晶体管324和325的共源共栅(cascode)配置的恒流源操作。

[0032] 通过将光学信号采样信号TS设定为有效电平，根据在光电转换器202中通过光电转换产生的电荷从第二源跟随器电路输出的信号作为光学信号通过开关341被写入电容器342中。当紧接在将电荷-电压转换器CVC的电势复位之后PMOS晶体管323被设定为导通状态时从第二源跟随器电路输出的信号是噪声。通过将噪声采样信号TN设定为有效电平，该噪声通过开关361被写入电容器362中。该噪声包含第二源跟随器电路的偏移成分。

[0033] 当垂直扫描电路204的单位垂直扫描电路VSR中的每一个将行选择信号VST驱动到有效电平时，保持于电容器342中的信号(光学信号)通过第二放大电路中的NMOS晶体管343和行选择晶体管344被输出到列信号线208a。同时，保持于电容器362中的信号(噪声)通过第二放大电路中的NMOS晶体管363和行选择晶体管364被输出到列信号线208b。第二放大电路中的NMOS晶体管343与和列信号线208a连接的恒流源301a一起形成源跟随器电路。类似地，第二放大电路中的NMOS晶体管363与和列信号线208b连接的恒流源301b一起形成源跟随器电路。

[0034] 像素201可包含被配置为将多个相邻像素201的光学信号进行相加的相加开关346。在相加模式中，相加模式信号ADD被设定于有效电平，并且，相加开关346被设定于导通状态。通过这样做，相邻像素201的电容器342通过相加开关346相互连接以将光学信号平均化。类似地，像素201可包含被配置为将多个相邻像素201的噪声成分进行相加的相加开关
366。当相加开关366被设定于导通状态时，相邻像素201的电容器362通过相加开关366相互连接以将噪声成分平均化。

[0035] 像素201可包含改变灵敏度的功能。像素201可包含例如第一和第二灵敏度改变开关380和382以及伴随它们的电路元件。当第一改变信号WIDE1被设定于有效电平时，第一灵敏度改变开关380被接通，并且，第一附加电容器381的电容值被加到电荷-电压转换器CVC的电容值上。这降低了像素201的灵敏度。当第二改变信号WIDE2被设定于有效电平时，第二灵敏度改变开关382被接通，并且，第二附加电容器383的电容值被加到电荷-电压转换器CVC的电容值上。这进一步降低了像素201的灵敏度。通过添加该功能以由此降低像素201的灵敏度，能够接收更大量的光并加宽动态范围。

[0036] NMOS晶体管303和304是被配置为与被配置为形成恒流源的NMOS晶体管305一起形成电流路径的示例性晶体管。NMOS晶体管322和324是被配置为与被配置为形成恒流源的NMOS晶体管325一起形成电流路径的示例性晶体管。NMOS晶体管343和行选择晶体管344是被配置为与恒流源301a一起形成电流路径的示例性晶体管。NMOS晶体管363和行选择晶体管364是被配置为与恒流源301b一起形成电流路径的示例性晶体管。在图4所示的例子中，在电源节点(电源线)与接地节点(接地线)之间形成电流路径。但是，可在不同的电势节点之间形成电流路径。

[0037] 将参照图5描述供给到像素201中的每一个的主信号。复位信号PRES、使能信号EN、箝位信号PCL、光学信号采样信号TS和噪声采样信号TN是低电平有效信号。复位信号PRES、使能信号EN、箝位信号PCL、光学信号采样信号TS和噪声采样信号TN被公共地供给到像素阵列GA的所有行，由此实现全局电子快门。

[0038] 首先，使能信号EN在时间t1变为有效。然后，光学信号采样信号TS在时间t2与t3之间的时段期间以类似于脉冲的方式被设定于有效电平以在电容器342中写入光学信号。然后，复位信号PRES在时间t4与t5之间的时段期间以类似于脉冲的方式被设定于有效电平，以复位电荷-电压转换器CVC的电势。然后，箝位信号PCL在时间t6被设定于有效电平。在箝位信号PCL处于有效电平的状态下，噪声采样信号TN在时间t7与t8之间的时段期间以类似于脉冲的方式被设定于有效电平以在电容器362中写入噪声。

[0039] 随后，与垂直扫描电路204的第一行对应的单位垂直扫描电路VSR将行选择信号VST(VST0)设定于有效电平。这意味着垂直扫描电路204中的每一个选择像素阵列GA的第一行。在这种状态下，与水平扫描电路205的第一列到最后一列对应的单位水平扫描电路HSR将列选择信号HST(HST0～HSTn)设定于有效电平。这意味着水平扫描电路205中的每一个依次选择像素阵列GA的第一列到最后一列。通过这样做，从输出放大器210a和210b输出像素阵列GA的第一行中的第一列到最后一列的像素的光学信号和噪声。然后，与垂直扫描电路204的第二行对应的单位垂直扫描电路VSR将行选择信号VST(VST1)设定于有效电平。与水平扫描电路205的第一列到最后一列对应的单位水平扫描电路HSR将列选择信号HST(HST0～HSTn)设定于有效电平。通过执行这种操作直到最后一行，从像素阵列GA输出一个图像。

[0040] 将参照图6描述像素201的布局。图6示出了奇数线(奇数列)中的像素201a和偶数线(偶数列)中的像素201b。奇数线中的像素201a和偶数线中的像素201b关于奇数线与偶数线之间的对称轴SA具有线对称布局。并且，像素201a的读出电路203和像素201b的读出电路203被设置在像素201a的光电转换器202与像素201b的光电转换器202之间。

[0041] 当第一放大电路310内的第一源跟随器操作时，电流流过形成第一源跟随器的NMOS晶体管303和305以及NMOS晶体管304。电流方向与作为像素201a与201b之间的边界轴的对称轴SA平行。因此，流过像素201a的NMOS晶体管303、305和304的电流的方向与流过像素201b的NMOS晶体管303、305和304的电流的方向相同，即，相互平行。注意，两个晶体管的电流方向不必需与对称轴SA平行，只要它们具有相同的电流方向即可。

[0042] 此外，当箝位电路320内的第二源跟随器操作时，电流流过形成第二源跟随器的NMOS晶体管322和325以及NMOS晶体管324。电流方向与作为像素201a与201b之间的边界轴的对称轴SA平行。因此，流过像素201a的NMOS晶体管322、325和324的电流的方向与流过像素201b的NMOS晶体管322、325和324的电流的方向相同，即，相互平行。注意，两个晶体管的电流方向不必需与对称轴SA平行，只要它们具有相同的电流方向即可。

[0043] 当行选择信号VST(VST0、VST1…)处于有效电平时，电流流过第二放大电路中的NMOS晶体管343以及行选择晶体管344。并且，当行选择信号VST(VST0、VST1…)处于有效电平时，电流流过第二放大电路中的NMOS晶体管363以及行选择晶体管364。这些电流方向与作为像素201a与201b之间的边界轴的对称轴SA平行。因此，流过像素201a的NMOS晶体管343、344、363和364的电流的方向与流过像素201b的NMOS晶体管343、344、363和364的电流的方向相同，即，相互平行。注意，两个晶体管的电流方向可以不与对称轴SA平行，只要它们具有相同的电流方向即可。

[0044] 如上所述，在第一实施例中，在读出操作期间流过与电流源一起形成电流路径的晶体管的电流的方向在两个相邻像素201a和201b中相同。因此，在形成这些晶体管时，即使以任何的倾角执行斜离子注入，电流方向与离子注入角度之间的关系在像素201a和201b之间也相同。这使得能够减小像素201a和201b之间的晶体管特性(例如，电压-电流特性)的差异，由此减少固定模式噪声。注意，斜离子注入中的倾角可被定义为相对于在其上执行离子注入的半导体基板表面上的法线的角度。

[0045] 关于相加开关346和366，电流流动方向根据应添加信号的多个像素的输出电平的差异改变。因此，关于相加开关346和366，像素201a的电流方向和像素201b的电流方向可能不相同。在图6所示的例子中，流过相加开关346和366的电流的方向与对称轴SA相交。即，流过相加开关346和366的电流的方向与流过与电流源一起形成电流路径的晶体管的电流的方向相互不同。根据该布局，能够高效地设置包含于读出电路203中的多个晶体管。

[0046] 除了相加开关346和366以外，关于第一和第二灵敏度改变开关380和382、复位开关302、PMOS晶体管306或开关341和361等，像素201a的电流方向与像素201b的电流方向不必需相同。但是，在图6所示的例子中，关于第一和第二灵敏度改变开关380和382、复位开关302、PMOS晶体管306以及开关341和361，流过它们的电流的方向在像素201a与201b之间相同。通过使得这些晶体管的电流方向统一，能够进一步减少固定模式噪声。

[0047] 在上述的例子中，奇数列中的像素和偶数列中的像素关于奇数列与偶数列之间的对称轴具有线对称布局，并且，奇数列和偶数列中的像素的读出电路被设置在奇数列中的像素的光电转换器与偶数列中的像素的光电转换器之间。但是，列和行可被调换。即，奇数行中的像素和偶数行中的像素关于奇数行与偶数行之间的对称轴具有线对称布局，并且，奇数行和偶数行中的像素的读出电路被设置在奇数行中的像素的光电转换器与偶数行中的像素的光电转换器之间。

[0048] 虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的这样的变更方式及等同的结构和功能。