移位暂存器

摘要

本发明公开了一种移位暂存器，包括多级移位暂存电路，每一移位暂存电路包含第一开关、输入电路、下拉电路、及涟波抑制电路。第一开关用以根据节点及时脉信号的电位，输出移位暂存电路的扫描信号。输入电路用以接收并根据前级移位暂存电路输出的扫描信号上拉本级移位暂存电路节点的电位。下拉电路用以根据后级移位暂存电路输出的扫描信号，下拉本级移位暂存电路的节点及扫描信号的电位。涟波抑制电路用以抑制本级移位暂存电路的节点及扫描信号的电位受时脉信号耦合所产生的涟波。

权利要求

1.一种移位暂存器，其特征在于，包括多级移位暂存电路，每一移位暂存电路包含：一第一开关，具有一第一端，一第二端及一控制端，该第一开关的该第一端用以接收一第一时脉信号，该第一开关的该第二端用以输出该移位暂存电路的一扫描信号，该第一开关的该控制端电性耦接于该移位暂存电路的一节点；

一输入电路，用以接收并根据所述移位暂存电路中一前级移位暂存电路输出的一扫描信号上拉该移位暂存电路的该节点的电压电平；

一下拉电路，电性耦接于一第二系统电压端、该移位暂存电路的该节点及该第一开关的该第二端，用以根据所述移位暂存电路中一后级移位暂存电路输出的一扫描信号，下拉该移位暂存电路的该节点及该第一开关的该第二端的电压电平；及一涟波抑制电路，电性耦接于该移位暂存电路的该节点及一第一系统电压端，用以接收一第二时脉信号，并用以抑制该移位暂存电路的该节点及该移位暂存电路输出的该扫描信号的电压电平受该第一时脉信号耦合所产生的涟波；

其中该第一时脉信号与该第二时脉信号具有相同周期且互为反向；

该涟波抑制电路包含：

一第二开关，具有一第一端，一第二端及一控制端，该第二开关的该第一端电性耦接于该第一系统电压端，该第二开关的该控制端用以接收该后级移位暂存电路输出的该扫描信号；

一第三开关，具有一第一端，一第二端及一控制端，该第三开关的该第一端电性耦接于该第二开关的该第二端，该第三开关的该第二端电性耦接于该第二系统电压端，该第三开关的该控制端接收该前级移位暂存电路输出的该扫描信号；

一第四开关，具有一第一端，一第二端及一控制端，该第四开关的该第一端接收该第二时脉信号，该第四开关的该控制端电性耦接于该第二开关的该第二端；

一第一电容，具有一第一端及一第二端，该第一电容的该第一端电性耦接于该第二开关的该第二端；

一第二电容，具有一第一端及一第二端，该第二电容的该第一端电性耦接于该第四开关的该第二端，该第二电容的该第二端电性耦接于该移位暂存电路的该节点。

2.根据权利要求1所述的移位暂存器，其特征在于，该第一电容的该第二端电性耦接于该第一系统电压端或该第二系统电压端。

3.根据权利要求1所述的移位暂存器，其特征在于，该输入电路包含：

一第五开关，具有一第一端，一第二端及一控制端，该第五开关的该第一端用以接收该前级移位暂存电路输出的该扫描信号，该第五开关的该第二端电性耦接于该移位暂存电路的该节点，该第五开关的该控制端电性耦接于该第五开关的该第一端。

4.根据权利要求1所述的移位暂存器，其特征在于，该输入电路包含：

一第五开关，具有一第一端，一第二端及一控制端，该第五开关的该第一端电性耦接于该第一系统电压端，该第五开关的该第二端电性耦接于该移位暂存电路的该节点，该第五开关的该控制端用以接收该前级移位暂存电路输出的该扫描信号。

5.根据权利要求1所述的移位暂存器，其特征在于，该下拉电路包含：

一第六开关，具有一第一端，一第二端及一控制端，该第六开关的该第一端电性耦接于该移位暂存电路的该节点，该第六开关的该第二端电性耦接于该第二系统电压端，该第六开关的该控制端用以接收该后级移位暂存电路输出的该扫描信号；及一第七开关，具有一第一端，一第二端及一控制端，该第七开关的该第一端电性耦接于该第一开关的该第二端，该第七开关的该第二端电性耦接于该第二系统电压端，该第七开关的该控制端用以接收该后级移位暂存电路输出的该扫描信号。

6.根据权利要求1所述的移位暂存器，其特征在于，另包含：

一第三电容，具有一第一端及一第二端，该第三电容的该第一端电性耦接于该移位暂存电路的该节点，该第三电容的该第二端电性耦接于该第一开关的该第二端。

7.根据权利要求1至5中任一项所述的移位暂存器，其特征在于，所述开关为N型场效晶体管，及该第一系统电压端的电压电平高于该第二系统电压端的电压电平。

8.根据权利要求1至5中任一项所述的移位暂存器，其特征在于，所述开关为P型场效晶体管，及该第一系统电压端的电压电平低于该第二系统电压端的电压电平。

说明书

移位暂存器

技术领域

[0001] 本发明有关于一种移位暂存器，尤指一种可减少涟波的移位暂存器。

背景技术

[0002] 一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位暂存电路，用来提供多个扫描信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。移位暂存器即为一种常用来实现栅极驱动器功能的电路，移位暂存器可包含多级的移位暂存电路，其中每一级一位暂存电路用以根据其对应的时脉信号来提供其栅极信号，使得显示面板中每一行的像素被依序地开启与关闭。

[0003] 图1为现有技术的移位暂存电路100的示意图，移位暂存电路100包含用以输出扫描信号GN的第一开关T1。第一开关T1的第一端用以接收时脉信号CK，第一开关T1的第二端用以输出移位暂存电路的扫描信号GN，第一开关T1的控制端接收内部参考电压VQ。当内部参考电压VQ及时脉信号CK皆为高电压电平时，移位暂存器100则对应地输出具有高电压电平的扫描信号GN。然而由于时脉信号CK会周期性地在高电压电平及低电压电平之间变动，因此，即便在内部参考电压VQ应为低电压电平时，移位暂存器100仍可能在时脉信号由低电压电平变为高电压电平时，因为时脉信号CK对第一开关T1的耦合效应，使得使内部参考电压VQ产生涟波(ripple)，进而误发扫描信号GN，导致显示面板的误判或错充。

[0004] 随着现今显示面板的解析度越来越高，显示面板的源极驱动器传输一个位的像素资讯所需的时间也跟着被缩短，因此如何能有效且迅速的抑制时脉信号对移位暂存器造成的涟波影响，即成为一个需解决的问题。

发明内容

[0005] 本发明的一实施例提供一种移位暂存器。移位暂存器包括多级移位暂存电路，每一移位暂存电路包含第一开关、输入电路、下拉电路及涟波抑制电路。第一开关具有第一端、第二端及控制端，第一开关的第一端用以接收第一时脉信号，第一开关的第二端用以输出移位暂存电路的扫描信号，第一开关的控制端电性耦接于移位暂存电路的节点。输入电路用以接收并根据多级移位暂存电路中前级移位暂存电路输出的扫描信号上拉该级移位暂存电路的节点的电压电平。下拉电路电性耦接于第二系统电压端、该级移位暂存电路的节点及第一开关的第二端，用以根据多级移位暂存电路中后级移位暂存电路输出的扫描信号，下拉该级移位暂存电路的节点及第一开关的第二端的电压电平。涟波抑制电路电性耦接于该级移位暂存电路的节点及一第一系统电压端，用以接收第二时脉信号，并用以抑制该级移位暂存电路的节点及该级移位暂存电路输出的扫描信号的电压电平受该第一时脉信号耦合所产生的涟波。其中第一时脉信号与第二时脉信号具有相同周期且互为反向。

[0006] 根据上述本发明的实施例，移位暂存电路中的涟波抑制电路可避免在时脉信号变动时，于节点上产生涟波而错误导通第一开关，并误发扫描信号的问题，因此可确保移位暂存器所输出的扫描信号的波形的正确性，并避免显示面板的错充或误判。

附图说明

[0007] 图1为现有技术的移位暂存电路的示意图；

[0008] 图2为本发明一实施例的移位暂存电路的电路图；

[0009] 图3为本发明一实施例的移位暂存器的电路图；

[0010] 图4为图3的移位暂存电器的时序操作图；

[0011] 图5为本发明另一实施例的移位暂存电路的电路图；

[0012] 图6为本发明另一实施例的移位暂存电路的电路图。

[0013] 其中，附图标记：

[0014] 100、400N、500N         移位暂存电路

[0015] 200N-1、200N、200N+1    移位暂存电路

[0016] 300                   移位暂存器

[0017] 210                  输入电路

[0018] 220、420              下拉电路

[0019] 230、430、530    涟波抑制电路

[0020] T1               第一开关

[0021] T2               第二开关

[0022] T3               第三开关

[0023] T4               第四开关

[0024] T5               第五开关

[0025] T6               第六开关

[0026] T7               第七开关

[0027] C1               第一电容

[0028] C2               第二电容

[0029] C3               第三电容

[0030] CK1              第一时脉信号

[0031] CK2              第二时脉信号

[0032] VQ               内部参考电压

[0033] CK、HC1、HC2     时脉信号

[0034] V1               第一系统电压端

[0035] V2               第二系统电压端

[0036] SP               起始信号

[0037] QN               节点

[0038] GN-1、GN、GN+1   扫描信号

[0039] VGH              栅极高电压电平

[0040] VGL              栅极低电压电平

具体实施方式

[0041] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

[0042] 图2为本发明一实施例的移位暂存电路200N的电路图，图3为本发明一实施例的移位暂存器300的电路图，移位暂存器300包含多级移位暂存电路200N-1、200N及200N+1，每一级移位暂存器具有相同的架构，且N为大于1的正整数。

[0043] 移位暂存电路200N包含第一开关T1、输入电路210、下拉电路220及涟波抑制电路230。第一开关T1具有第一端，第二端及控制端，第一开关T1的第一端用以接收第一时脉信号CK1，第一开关T1的第二端用以输出移位暂存电路200N的扫描信号GN，第一开关T1的控制端电性耦接于移位暂存电路200N的节点QN。输入电路210用以接收并根据一前级移位暂存电路200N-1输出的扫描信号GN-1，以上拉移位暂存电路200的节点QN的电压电平。下拉电路220电性耦接于第二系统电压端V2、移位暂存电路200N的节点QN及第一开关T1的第二端，用以根据后级移位暂存电路200N+1输出的扫描信号GN+1，下拉移位暂存电路200N的节点QN及第一开关T1的第二端的电压电平。涟波抑制电路230电性耦接于移位暂存电路200N的节点QN及第一系统电压端V1，用以接收第二时脉信号CK2，并用以抑制移位暂存电路200N的节点QN及移位暂存电路200N输出的扫描信号GN的电压电平受第一时脉信号CK1耦合所产生的涟波。

[0044] 在图2中，移位暂存电路200N的涟波抑制电路230包含第二开关T2、第三开关T3、第四开关T4、第一电容C1及第二电容C2。第二开关T2具有第一端、第二端及控制端，第二开关T2的第一端电性耦接于第一系统电压端V1，第二开关T2的控制端用以接收后级移位暂存电路200N+1输出的扫描信号GN+1。第三开关T3具有第一端、第二端及控制端，第三开关T3的第一端电性耦接于第二开关T2的第二端，第三开关T3的第二端电性耦接于第二系统电压端V2，第三开关T3的控制端接收前级移位暂存电路200N-1输出的扫描信号GN-1。第四开关T4具有第一端、第二端及控制端，第四开关T4的第一端接收第二时脉信号CK2，第四开关T4的控制端电性耦接于第二开关T2的第二端。第一电容C1具有第一端及第二端，第一电容C1的第一端电性耦接于第二开关T2的第二端，第一电容C1的第二端电性耦接于第二系统电压端V2。第二电容C2具有第一端及第二端，第二电容C2的第一端电性耦接于第四开关T4的第二端，第二电容C2的第二端电性耦接于移位暂存电路200N的节点QN。

[0045] 在图2中，移位暂存电路200N的输入电路210包含第五开关T5。第五开关T5具有第一端、第二端及控制端，第五开关T5的第一端用以接收前级移位暂存电路200N-1输出的扫描信号GN-1，第五开关T5的第二端电性耦接于移位暂存电路200N的节点QN，第五开关T5的控制端电性耦接于第五开关T5的第一端。移位暂存电路200N的下拉电路220包含第六开关T6及第七开关T7。第六开关T6具有第一端、第二端及控制端，第六开关T6的第一端电性耦接于移位暂存电路200N的节点QN，第六开关T6的第二端电性耦接于第二系统电压端V2，第六开关T6的控制端用以接收后级移位暂存电路200N+1输出的扫描信号GN+1。第七开关T7具有第一端、第二端及控制端，第七开关T7的第一端电性耦接于第一开关T1的第二端，第七开关T7的第二端电性耦接于第二系统电压端V2，第七开关T7的控制端用以接收后级移位暂存电路200N+1输出的扫描信号GN+1。移位暂存电路200还包含第三电容C3，第三电容C3具有第一端及第二端，第三电容C3的第一端电性耦接于移位暂存电路200N的节点QN，第三电容C3的第二端电性耦接于第一开关T1的第二端。

[0046] 在上述实施例中，移位暂存电路200N中的第一开关至第七开关皆可为N型场效晶体管，此时，第一系统电压端V1可提供栅极高电压电平VGH，而第二系统电压端V2可提供栅极低电压电平VGL，亦即第一系统电压端V1的电压电平可高于第二系统电压端V2的电压电平。然而，移位暂存电路200N中的第一开关至第七开关亦可为P型场效晶体管，此时，第一系统电压端V1可提供栅极低电压电平VGL，而第二系统电压端V2可提供栅极高电压电平VGH，亦即第一系统电压端V1的电压电平可低于第二系统电压端V2的电压电平。为方便说明，以下将以第一开关至第七开关为N型场效晶体管的情况来说明，然而如上所述，相关领域者亦可将第一开关至第七开关以P型场效晶体管实施而仍应属本发明的范围。

[0047] 移位暂存器300可用于显示面板的栅极驱动器，而移位暂存器300中多级的移位暂存电路即可用来提供多个栅极信号，以控制显示面板的像素的开启与关闭。在图3中，移位暂存电路200N-1至200N+1会分别将扫描信号GN-1至GN+1输出至对应的栅极线(或称扫描线)，以依序地开启显示面板各行的像素。移位暂存电路200N至200N+1会分别接收其前一级移位暂存电路200N-1至200N的扫描信号GN-1至GN，倘若移位暂存电路200N-1是第一级移位暂存电路，则移位暂存电路200N-1会接收起始信号，否则会接收其前一级移位暂存电路的扫描信号GN-2。此外，移位暂存电路200N-1至移位暂存电路200N亦会分别接收其后一级移位暂存电路200N至200N+1的扫描信号GN至GN+1，倘若移位暂存电路200N+1是最后一级移位暂存电路，则移位暂存电路200N+1会接收终止信号，否则会接收其后一级移位暂存电路所输出的扫描信号GN+2。于一实施例中，移位暂存电路200N-1会优先发出其扫描信号GN-1，然后移位暂存电路
200N、200N+1会跟着依序发出其扫描信号GN、GN+1，亦即移位暂存电路200N+1是三个移位暂存电路200N-1至200N+1当中最后发出扫描信号GN+1的移位暂存电路。此外，移位暂存电路200N-1及
200N+1会以时脉信号HC1作为其第一时脉信号，并以时脉信号HC2作为其第二时脉信号，而移位暂存电路200N则以时脉信号HC2作为其第一时脉信号，并以时脉信号HC1作为其第二时脉信号。时脉信号HC1及HC2的电压电平会在栅极高电压电平VGH及栅极低电压电平VGL之间切换，并每隔一个周期由栅极低电压电平VGL被提升至栅极高电压电平VGH，且时脉信号HC1及HC2不同时为栅极高电压电平VGH；亦即时脉信号HC1与时脉信号HC2具有相同周期且互为反向。

[0048] 图4为图3的移位暂存器300中，移位暂存电路200N的操作时序图。于时段t1期间，时脉信号HC1(即为移位暂存电路200N的第二时脉信号CK2)为栅极高电压电平VGH，时脉信号HC2(即为移位暂存电路200N的第一时脉信号CK1)为栅极低电压电平VGL，扫描信号GN-1为栅极高电压电平VGH，扫描信号GN+1为栅极低电压电平VGL。此时第五开关T5被导通，导致节点QN的电压电平被上拉至栅极高电压电平VGH，并对第三电容C3充电，且导通第一开关T1，扫描信号GN的电压电平则因此被维持在与时脉信号HC2相同的栅极低电压电平VGL。第六开关T6及第七开关T7皆为截止状态。第二开关T2被截止，第三开关T3则被导通并使第一电容C1放电，使得第四开关T4亦被截止。

[0049] 于时段t2期间，时脉信号HC1为栅极低电压电平VGL，时脉信号HC2为栅极高电压电平VGH，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极低电压电平VGL。此时第五开关T5被截止，且由于第六开关T6及第七开关T7亦皆为截止状态，导致节点QN无放电路径，而仍可将第一开关T1导通，使得扫描信号GN的电压电平被上拉至与时脉信号HC2相同的栅极高电压电平VGH。并且由于第三电容C3的耦合效应，节点QN的电压电平会被上抬至约两倍的栅极高电压电平VGH(即2VGH)。第二开关T2、第三开关T3及第四开关T4皆被截止。

[0050] 于时段t3期间，时脉信号HC1为栅极高电压电平VGH，时脉信号HC2为栅极低电压电平VGL，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极高电压电平VGH。此时第五开关T5仍被截止，而第六开关T6及第七开关T7皆被导通，导致节点QN及扫描信号GN的电压电平被下拉至第二系统电压端V2相同的栅极低电压电平VGL，而第一开关T1则被截止。第二开关T2被导通并向第一电容C1充电，第四开关T4因此被导通并向第二电容C2充电。第三开关T3则被截止。

[0051] 于时段t4期间，时脉信号HC1为栅极低电压电平VGL，时脉信号HC2为栅极高电压电平VGH，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极低电压电平VGL。此时第二开关T2、第三开关T3、第五开关T5、第六开关T6及第七开关T7皆被截止，然而由于第一电容C1仍保有于时段t3期间所储存的电荷，因此第四开关T4仍被导通，且由于时脉信号HC1此时为栅极低电压电平VGL，因此通过第一电容C1对节点QN的耦合效应即可抵销时脉信号HC2变为栅极高电压电平VGH时，经由第一开关T1的寄生电容对节点QN的耦合效应，进而得以避免第一开关T1因为节点QN上产生的涟波而被错误导通，而误发扫描信号GN。

[0052] 从上述实施例中可以得知，移位暂存电路200N的涟波抑制电路可避免在时脉信号HC2变为高电压电平VGH时，于节点QN上产生涟波而错误导通第一开关T1，并误发扫描信号GN的问题，因此可确保移位暂存器300所输出的扫描信号的波形的正确性，并避免显示面板的错充或误判。

[0053] 图5为本发明另一实施例的移位暂存电路400N的电路图。移位暂存电路400N与移位暂存电路200N的架构相似，其差别在于移位暂存电路400N中涟波抑制电路430的第二开关T2的第一端及控制端皆用以接收后级移位暂存电路输出的扫描信号GN+1，而移位暂存电路400N中下拉电路420的第五开关T5的第一端电性耦接于第一系统电压端V1，并使第五开关T5的控制端用以接收前级移位暂存电路输出的该扫描信号GN-1。由于移位暂存电路400N的第二开关T2及第五开关T5与移位暂存电路200N的第二开关T2及第五开关T5仍于相同时段导通截止，因此可取代移位暂存电路200N作为移位暂存器300内部的移位暂存电路，其操作时序可参考上述对的移位暂存电路200N的操作时序的说明，在此不另赘述。

[0054] 图6为本发明另一实施例的移位暂存电路500N的电路图。移位暂存电路500N与移位暂存器电路200N的架构相似，其差别在于涟波抑制电路530中的第一电容C1的第二端电性耦接于第一系统电压端V1。移位暂存电路500N亦可作为移位暂存器300中的各级移位暂存器，由于其操作时序亦与移位暂存器电路200N相似，以下将同样利用图4所示的操作时序来说明。

[0055] 于时段t1期间，时脉信号HC1(其为图5的第二时脉信号CK2)为栅极高电压电平VGH，时脉信号HC2(其为图5的第一时脉信号CK1)为栅极低电压电平VGL，扫描信号GN-1为栅极高电压电平VGH，扫描信号GN+1为栅极低电压电平VGL。此时第五开关T5被导通，导致节点QN的电压电平被上拉至栅极高电压电平VGH，并对第三电容C3充电，且导通第一开关T1，扫描信号GN的电压电平则因此被维持在与时脉信号HC2相同的栅极低电压电平VGL。第六开关T6及第七开关T7皆为截止状态。第二开关T2被截止，第三开关T3则被导通，使得第一电容C1的第一端为栅极高电压电平VGH而第一电容C1的第二端则为栅极低电压电平VGL，并使得第四开关T4被截止。

[0056] 于时段t2期间，时脉信号HC1为栅极低电压电平VGL，时脉信号HC2为栅极高电压电平VGH，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极低电压电平VGL。此时第五开关T5被截止，且由于第六开关T6及第七开关T7亦皆为截止状态，导致节点QN无放电路径，而仍可将第一开关T1导通，使得扫描信号GN的电压电平被上拉至与时脉信号HC2相同的栅极高电压电平VGH。并且由于第三电容C3的耦合效应，节点QN的电压电平会被上抬至约两倍的栅极高电压电平VGH(即2VGH)。第二开关T2、第三开关T3及第四开关T4皆被截止。

[0057] 于时段t3期间，时脉信号HC1为栅极高电压电平VGH，时脉信号HC2为栅极低电压电平VGL，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极高电压电平VGH。此时第五开关T5仍被截止，而第六开关T6及第七开关T7皆被导通，导致节点QN及扫描信号GN的电压电平被下拉至第二系统电压端V2相同的栅极低电压电平VGL，而第一开关T1则被截止。第二开关T2被导通并使第一电容C1的第二端亦提升至栅极高电压电平，第四开关T4因此被导通并向第二电容C2充电。第三开关T3则被截止。

[0058] 于时段t4期间，时脉信号HC1为栅极低电压电平VGL，时脉信号HC2为栅极高电压电平VGH，扫描信号GN-1为栅极低电压电平VGL，扫描信号GN+1为栅极低电压电平VGL。此时第二开关T2、第三开关T3、第五开关T5、第六开关T6及第七开关T7皆被截止，然而由于第一电容C1已无留存电荷，因此第一电容C1的第二端仍维持在栅极高电压电平VGH，而使得第四开关T4仍被导通，且由于时脉信号HC1此时为栅极低电压电平VGL，因此通过第一电容C1对节点QN的耦合效应即可抵销时脉信号HC2变为栅极高电压电平VGH时，经由第一开关T1的寄生电容对节点QN的耦合效应，进而得以避免第一开关T1因为节点QN上产生的涟波而被错误导通，而误发扫描信号GN。

[0059] 从上述实施例中可以得知，移位暂存电路500N的涟波抑制电路亦可避免节点QN上产生涟波，以得以避免第一开关T1被错误导通，而致使误发扫描信号GN的问题，因此可确保移位暂存器300所输出的扫描信号的波形的正确性，并避免显示面板的错充或误判。

[0060] 综上所述，本发明的实施例所提供的移位暂存器，可避免受时脉信号耦合的影响，导致内部节点产生涟波而将开关错误导通，而误发扫描信号，因此得以确保显示面板的栅极驱动器所输出的扫描信号的波形正确性，并避免显示面板的错充或误判。

[0061] 以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。