一种用于无人机的地空窄带通信方法，它包括地面设备发射步骤和无人机接收步骤；所述的地面设备发射步骤包括以下子步骤：S11：第一FPGA对将发送的数字信号进行处理后发送至DAC，同时发送功率控制信号至射频发射模块；S12：DAC对接收到的数字信号进行转换后，发送至高频滤波电路；S13：高频滤波电路对接收到的信号进行高频滤波处理，之后发送给射频发射模块；S14：射频发射模块发射通信信号。本发明对可遥测、遥控、数传的无人机的系统中的地空通信子系统进行完善，实现一种用于无人机的地空宽带通信方法，具有发射端功耗低、接收端数据处理精确等优点。
1.一种用于无人机的地空窄带通信方法，其特征在于：它包括地面设备发射步骤和无人机接收步骤；
S11：第一FPGA对将发送的数字信号进行处理后发送至DAC，同时发送功率控制信号至射频发射模块；
S12：DAC对接收到的数字信号进行转换后，发送至高频滤波电路；
S13：高频滤波电路对接收到的信号进行高频滤波处理，之后发送给射频发射模块；
S21：射频接收模块接收来自外部的通信信号以及来自第二FPGA的增益控制信号，经过转换之后发送给中频滤波模块；
S22：中频滤波模块对来自射频接收模块输入的信号进行中频滤波，并发送给ADC；
S23：ADC接收来自中频滤波模块输出的信号，经过转换之后发送给第二FPGA；
S24：第二FPGA对信号进行处理后，通过内部接口输出解调数据，第二FPGA还向射频接收模块输出增益控制信号；
S113：将组帧完成的数据送入卷积编码模块中进行卷积编码；
S114：将卷积编码完成的数据送入QPSK映射模块进行QPSK映射；
S115：将QPSK映射完成的数据送入成型滤波模块，进行成型滤波；
S116：将滤波完成的数据送入DUC模块，进行数字上变频处理，直接将信号上变频到中频；
2.根据权利要求1所述的一种用于无人机的地空窄带通信方法，其特征在于：步骤S115中所述的成型滤波使用alhpa=0.5的根升余弦滤波，阶数为50阶。
3.根据权利要求1所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S24包括以下子步骤：S241：FPGA中的下变频模块对来自ADC的输入进行下变频处理，并输出至小数抽取模块；
S242：小数抽取模块对接收到的基带信号进行小数倍抽取，输出信号样值至粗频偏校正模块；
S243：粗频偏校正模块对输入信号进行获取粗频偏信息以及校正处理，并输出至位同步模块；
S244：位同步模块对输入信号进行位同步处理，输出信号至窄带滤波模块；
S245：窄带滤波模块进一步滤除残余的带外噪声，输出信号至精频偏同步模块；
S246：精频偏同步模块使用数字锁相环进行载波同步，完成同步解调，输出信号至译码/判决模块；
S247：译码/判决模块接收信号进行卷积译码，保证整体的解调信噪比，并输出至解交织模块；所述的卷积译码使用维特比软判决算法；
S248：解交织模块进行缓冲读写，之后将信号输出至匀速缓冲模块；
S249：匀速缓冲模块将解调数据通过内部接口进行匀速输出。
4.根据权利要求3所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S241包括以下子步骤：S2411：正交混频电路接收来自ADC的输入以及数控振荡电路的输入，输出I、Q两路信号至低通滤波电路，所述的数控振荡电路采用CORDIC算法；
S2412：低通滤波模块对输入信号进行低通滤波后输出至小数抽取模块。
5.根据权利要求3所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S243包括以下子步骤：S2431：正交混频电路接收来自小数抽取模块输入的多倍符号采样率信号，并输出至消除调制信息模块；
S2432：消除调制信息模块消除调制信息，获得单音频点信息；
S2433：FFT模块对单音频点信息进行快速傅立叶变换，并输出至谱线峰值搜索模块；
S2434：谱线峰值搜索模块进行峰值搜索，获取粗频偏信息，并输出至计算频偏模块；
S2435：计算频偏模块对粗频偏信息进行计算，判断是否需要继续进行校正：（1）若后续几次FFT得到的粗频偏消息接近，峰值足够，则将结果依次输出至数控振荡模块和正交混频模块之后，直接输出至窄带滤波模块；所述的峰值足够指的是峰值达到检测门限；
（2）其它情况下，认为系统失步，将结果依次输出至数控振荡模块、正交混频模块和消除调制信息模块之后返回步骤S2432。
6.根据权利要求3所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S244包括以下子步骤：S2441：将从粗频偏校正模块输入数据进行gardner位定时误差估计，得到瞬时误差值；
S2443：驱动数控振荡电路产生定时内插使能及内插参数；
S2444：对数据进行定时内插，得到准确的码元判决点；
S2445：通过输出缓冲电路输出结果至频偏同步模块。
7.根据权利要求3所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S246包括以下子步骤：S2461：正交混频电路对从窄带滤波输入信号进行正交混频，输出信号至相位误差估计电路；
S2462：相位误差估计电路进行相位估计，输出信号至环路滤波电路；
S2463：环路滤波电路进行滤波，输出至数控振荡电路；
S2464：数控振荡电路输出信号至正交混频电路，所述的数控振荡电路采用DDS算法；
S2465：正交混频电路输出信号至译码/判决模块。
8.根据权利要求3所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的步骤S249包括以下子步骤：S2491：数据缓冲模块接收从解交织模块输入的数据以及时钟，输出信号至缓冲量检测模块；
S2492：缓冲量检测模块对数据缓冲模块的缓冲量进行监测，同时输出信号至环路滤波模块；
S2493：环路滤波模块进行滤波后，输出信号至数控振荡模块；
S2494：数控振荡模块有两路输出，一路输出时钟，一路输出信号控制数据缓冲模块；
9.根据权利要求1所述的一种用于无人机的地空窄带通信方法，其特征在于：所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；
所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；所述的驱动器的输入端输入5bit的控制码；
所述的发送端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；
所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
一种用于无人机的地空窄带通信方法
技术领域
[0001] 本发明涉及一种用于无人机的地空窄带通信方法。
背景技术
[0002] 无人机具有费效比低、零伤亡和部署灵活等优点，可以帮助甚至是代替人类在很多场景中发挥作用，如灾后的人员搜救、基础设施监察等。无论在民用还是军用领域，无人机均有着广阔的应用和发展前景。
[0003] 可遥测、遥控、数传的无人机的系统包括空-地双向通信和地-地双向通信两部分，按照传输数据类型进行划分，可分为宽带信号通信和窄带信号通信两种类型，其中宽带信号为无人机侦察图像数据传输业务和无人机遥测业务，窄带信号为手持终端与无人机间遥控通信业务，手持终端与车载终端间通信业务。而窄带通信中包括用于地面设备的发射端和用于地无人机的接收终端，因此需要一种用于无人机的地空窄带通信方法。
发明内容
[0004] 本发明的目的在于克服现有技术的不足，提供一种发射端功耗低、接收端数据处理精确的用于无人机的地空窄带通信方法。
[0005] 本发明的目的是通过以下技术方案来实现的：一种用于无人机的地空窄带通信方法，它包括地面设备发射步骤和无人机接收步骤；
[0006] 所述的地面设备发射步骤包括以下子步骤：
[0007] S11：第一FPGA对将发送的数字信号进行处理后发送至DAC，同时发送功率控制信号至射频发射模块；
[0008] S12：DAC对接收到的数字信号进行转换后，发送至高频滤波电路；
[0009] S13：高频滤波电路对接收到的信号进行高频滤波处理，之后发送给射频发射模块；
[0010] S14：射频发射模块发射通信信号；
[0011] 所述的无人机接收步骤包括以下子步骤：
[0012] S21：射频接收模块接受来自外部的通信信号以及来自第二FPGA的增益控制信号，经过转换之后发送给中频滤波模块；
[0013] S22：中频滤波模块对来自射频接收模块输入的信号进行中频滤波，并发送给ADC；
[0014] S23：ADC接收来自中频滤波模块输出的信号，经过转换之后发送给第二FPGA；
[0015] S24：第二FPGA对信号进行处理后，通过内部接口输出调解数据，第二FPGA还向射频接收模块输出增益控制信号。
[0016] 所述的步骤S11包括以下子步骤：
[0017] S111：将数据源送入交织模块进行交织操作；
[0018] S112：将交织完成的数据送入组帧模块进行组帧；
[0019] S113：将组帧完成的数据送入卷积编码模块中进行卷积编码；
[0020] S114：将卷积编码完成的数据送入QPSK映射模块进行QPSK映射；
[0021] S115：将QPSK映射完成的数据送入成型滤波模块，进行成型滤波；
[0022] S116：将滤波完成的数据送入DUC模块，进行数字上变频处理，直接将信号上变到中频；
[0023] S117：将数字中频信号送入DAC中。
[0024] 步骤S115中所述的成型滤波使用alhpa=0.5的根升余弦滤波，阶数为50阶。
[0025] 所述的步骤S24包括以下子步骤：
[0026] S241：FPGA中的下变频模块对来自ADC的输入进行下变频处理，并输出至小数抽取模块；
[0027] S242：小数抽取模块对接收到的基带信号进行小数倍抽取，输出信号样值至粗频偏校正模块；
[0028] S243：粗频偏校正模块对输入信号进行获取粗频偏信息以及校正处理，并输出至位同步模块；
[0029] S244：位同步模块对输入信号进行位同步处理，输出信号至窄带滤波模块；
[0030] S245：窄带滤波模块进一步滤除残余的带外噪声，输出信号至精频偏同步模块；
[0031] S246：精频偏同步模块使用数字锁相环进行载波同步，完成基本的同步解调，输出信号至译码/判决模块；
[0032] S247：译码/判决模块接收信号进行卷积译码，保证整体的解调信噪比，并输出至解交织模块；
[0033] S248：解交织模块进行缓冲读写，之后将信号输出至匀速缓冲模块；
[0034] S249：匀速缓冲模块将解调数据通过内部接口进行匀速输出。
[0035] 所述的步骤S241包括以下子步骤：
[0036] S2411：正交混频电路接收来自ADC的输入以及数控振荡电路的输入，输出I、Q两路信号至低通滤波电路，所述的数控振荡电路采用CORDIC算法；
[0037] S2412：低通滤波模块对输入信号进行低通滤波后输出至小数抽取模块。
[0038] 所述的步骤S243包括以下子步骤：
[0039] S2431：正交混频电路接收来自小数抽取模块输入的多倍符号采样率信号，并输出至消除调制信息模块；
[0040] S2432：消除调制信息模块消除调制信息，获得单音频点信息；
[0041] S2433：FFT模块对单音频点信息进行快速傅立叶变换，并输出至谱线峰值搜索模块；
[0042] S2434：谱线峰值搜索模块进行峰值搜索，获取粗频偏信息，并输出至计算频偏模块；
[0043] S2435：计算频偏模块对粗频偏信息进行计算，判断是否需要继续进行校正：
[0044] （1）若后续几次FFT得到的粗频偏消息接近，峰值足够，则将结果依次输出至数控振荡模块和正交混频模块之后，直接输出至窄带滤波模块；
[0045] （2）其它情况下，认为系统失步，将结果依次输出至数控振荡模块、正交混频模块和消除调制信息模块之后返回步骤S2432。
[0046] 所述的步骤S245包括以下子步骤：
[0047] S2451：将从窄带滤波模块输入数据进行gardner位定时误差估计，得到瞬时误差值；
[0048] S2452：环路滤波器滤除高频噪声；
[0049] S2453：驱动数控振荡电路产生定时内插使能及内插参数；
[0050] S2454：对数据进行定时内插，得到准确的码元判决点；
[0051] S2455：通过输出缓冲电路输出结果至频偏同步模块。
[0052] 所述的步骤S246包括以下子步骤：
[0053] S2461：正交混频电路对从位同步模块输入信号进行正交混频，输出信号至相位误差估计电路；
[0054] S2462：相位误差估计电路进行相位估计，输出信号至环路滤波电路；
[0055] S2463：环路滤波电路进行滤波，输出至数控振荡电路；
[0056] S2464：数控振荡电路输出信号至正交混频电路，所述的数控振荡电路采用DDS算法；
[0057] S2465：正交混频电路输出信号至译码/判决模块。
[0058] 步骤S247中所述的卷积译码使用维特比软判决算法。
[0059] 所述的步骤S249包括以下子步骤：
[0060] S2491：数据缓冲模块接收从解交织模块输入的数据以及时钟，输出信号至缓冲量检测模块；
[0061] S2492：缓冲量检测模块对数据缓冲模块的缓冲量进行监测，同时输出信号至环路滤波模块；
[0062] S2493：环路滤波模块进行滤波后，输出信号至数控振荡模块；
[0063] S2494：数控振荡模块有两路输出，一路输出时钟，一路输出信号控制数据缓冲模块；
[0064] S2495：数据缓冲模块输出数据。
[0065] 所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；
[0066] 所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；
[0067] 所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；
[0068] 所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
[0069] 本发明的有益效果是：对于发射端：本系统采用频分多址来支持多架飞机的同时工作，在频分多址的情况下，基带瞬时调制速率比较低，在同样的有效速率下，飞机所需要消耗的瞬时发射功率相对于时分多址和码分多址低很多，这对于体积和功率很受限的小型无人机来说是非常重要的；对于接收端（：1）ADC输入的信号经过下变频得到基带信号，下变频中的数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计；（2）基带信号进行小数倍抽取，得到4倍码元速率的信号样值，再进行匹配滤波，这样做的好处是利于匹配滤波系数的计算；（3）由于解扩后信号带宽只有180kHz左右，而最高多普勒频偏达3kHz，在某些干扰情况下，频偏可能会超出常规的锁相环捕获带之外，所以这里将载波同步部分拆分成“粗频偏校正”和“精频偏同步”两个环节；（4）由于频偏较大，DDC，实施的是稍微宽带的滤波，保证信号谱不受损坏；（5）在粗频偏校正完成后，再进行一次窄带滤波，进一步滤除残余的带外噪声（；6）窄带信号带宽较小，不再使用SCFDE等均衡技术，节约成本（；7）判决后的比特信息经过信道译码，得到纠错后的结果，为了支持遥测的精确时标，解调数据将进行匀速输出；（8）由于前面几点，本发明便可适用于一种发射端功耗低、接收端数据处理精确的可遥测、遥控、数传的无人机的地空窄带通信系统的接收终端，接收终端包括无人机终端。
附图说明
[0070] 图1为本发明地面设备发射步骤流程图；
[0071] 图2为本发明无人机接收步骤流程图；
[0072] 图3为实施例中本发明的方法依赖的装置示意图；
[0073] 图4为步骤S11子步骤流程图；
[0074] 图5为步骤S24子步骤流程图；
[0075] 图6为实施例实现步骤S241的下变频模块结构图；
[0076] 图7为实施例实现步骤S243的粗频偏校正模块结构图；
[0077] 图8为实施例实现步骤S245的位同步模块结构图；
[0078] 图9为Farrow结构框图；
[0079] 图10为实施例实现步骤S246的精频偏同步模块结构图；
[0080] 图11为实施例实现步骤S249的匀速缓冲模块结构图；
[0081] 图12为地面端射频发射模块结构图；
[0082] 图13为无人机端射频接收模块结构图。
具体实施方式
[0083] 下面结合附图进一步详细描述本发明的技术方案：一种用于无人机的地空窄带通信方法，它包括地面设备发射步骤和无人机接收步骤；
[0084] 如图1所示，所述的地面设备发射步骤包括以下子步骤：
[0085] S11：第一FPGA对将发送的数字信号进行处理后发送至DAC，同时发送功率控制信号至射频发射模块；
[0086] S12：DAC对接收到的数字信号进行转换后，发送至高频滤波电路；
[0087] S13：高频滤波电路对接收到的信号进行高频滤波处理，之后发送给射频发射模块；
[0088] S14：射频发射模块发射通信信号；
[0089] 如图3所示，完成此步骤的无人机发射端包括第一FPGA、DAC、高频滤波电路和射频发射模块，第一FPGA的数字信号输出与DAC连接，第一FPGA的功率控制输出与射频发射模块连接，DAC的输出与滤波电路连接，滤波电路的输出与射频发射模块连接；射频发射模块接收来自滤波电路的中频信号大小为70MHz，通过FPGA对射频发射模块的功率控制范围为30db。
[0090] 如图2所示，所述的无人机接收步骤包括以下子步骤：
[0091] S21：射频接收模块接受来自外部的通信信号以及来自第二FPGA的增益控制信号，经过转换之后发送给中频滤波模块；
[0092] S22：中频滤波模块对来自射频接收模块输入的信号进行中频滤波，并发送给ADC；
[0093] S23：ADC接收来自中频滤波模块输出的信号，经过转换之后发送给第二FPGA；
[0094] S24：第二FPGA对信号进行处理后，通过内部接口输出调解数据，第二FPGA还向射频接收模块输出增益控制信号。
[0095] 如图3所示，完成此步骤的地面设备接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；中频滤波模块接收来自射频接收模块的信号的大小为70MHz，通过FPGA对射频接收模块的增益控制范围为30db。
[0096] 如图4所示，所述的步骤S11包括以下子步骤：
[0097] S111：将数据源送入交织模块进行交织操作；
[0098] S112：将交织完成的数据送入组帧模块进行组帧；
[0099] S113：将组帧完成的数据送入卷积编码模块中进行卷积编码；
[0100] S114：将卷积编码完成的数据送入QPSK映射模块进行QPSK映射；
[0101] S115：将QPSK映射完成的数据送入成型滤波模块，进行成型滤波；
[0102] S116：将滤波完成的数据送入DUC模块，进行数字上变频处理，直接将信号上变到中频；
[0103] S117：将数字中频信号送入DAC中。
[0104] 步骤S115中所述的成型滤波使用alhpa=0.5的根升余弦滤波，阶数为50阶。
[0105] 如图5所示，所述的步骤S24包括以下子步骤：
[0106] S241：FPGA中的下变频模块对来自ADC的输入进行下变频处理，并输出至小数抽取模块；
[0107] S242：小数抽取模块对接收到的基带信号进行小数倍抽取，输出信号样值至粗频偏校正模块；
[0108] S243：粗频偏校正模块对输入信号进行获取粗频偏信息以及校正处理，并输出至位同步模块；
[0109] S244：位同步模块对输入信号进行位同步处理，输出信号至窄带滤波模块；
[0110] S245：窄带滤波模块进一步滤除残余的带外噪声，输出信号至精频偏同步模块；
[0111] S246：精频偏同步模块使用数字锁相环进行载波同步，完成基本的同步解调，输出信号至译码/判决模块；
[0112] S247：译码/判决模块接收信号进行卷积译码，保证整体的解调信噪比，并输出至解交织模块；
[0113] S248：解交织模块进行缓冲读写，之后将信号输出至匀速缓冲模块；
[0114] S249：匀速缓冲模块将解调数据通过内部接口进行匀速输出。
[0115] 如图6所示，实现步骤S241的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与外部输入信号和数控振荡电路连接，正交混频电路输出I、Q两路信号至低通滤波电路，低通滤波电路输出I、Q两路信号至小数抽取模块。数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计。
[0116] 所述的步骤S241包括以下子步骤：
[0117] S2411：正交混频电路接收来自ADC的输入以及数控振荡电路的输入，输出I、Q两路信号至低通滤波电路，所述的数控振荡电路采用CORDIC算法；
[0118] S2412：低通滤波模块对输入信号进行低通滤波后输出至小数抽取模块。
[0119] 由于解扩后信号带宽只有180kHz左右，而最高多普勒频偏达3kHz，在某些干扰情况下，频偏可能会超出常规的锁相环捕获带之外，所以这里将载波同步部分拆分成“粗频偏校正”和“精频偏同步”两个环节。
[0120] 由于频偏较大，DDC，实施的是稍微宽带的滤波，保证信号谱不受损坏；在粗频偏校正完成后，再进行一次窄带滤波，进一步滤除残余的带外噪声。
[0121] 窄带信号信号带宽较小，不使用SCFDE等均衡技术。
[0122] 如图7所示，实现步骤S243的粗频偏校正模块包括正交混频电路、消除调制信息电路、FFT电路、谱线峰值搜索电路、计算频偏电路和数控振荡电路，正交混频电路接收来自小数抽取模块输出的信号，正交混频电路的输出分别与窄带滤波模块和消除调制信息电路连接，消除调制信息电路的输出与FFT电路连接，FFT电路的输出与谱线峰值搜索电路连接，谱线峰值搜索电路的输出与计算频偏电路连接，计算频偏电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。
[0123] 输入信号是4倍符号采样率，进入4次方运算模块，消除QPSK的调制信息，获得单音频点信息。经过FFT和谱线峰值搜索，即可获取粗频偏信息。其中FFT的点数使用2048点，可以获得足够低的残余频偏，保证精频偏同步模块的正常捕获。
[0124] 校正一次后，后续几次FFT得到的粗频偏信息接近，峰值足够，则认为已经稳定，无需再校正；否则认为系统失步，重新进行粗频偏校正。
[0125] 所述的步骤S243包括以下子步骤：
[0126] S2431：正交混频电路接收来自小数抽取模块输入的多倍符号采样率信号，并输出至消除调制信息模块；
[0127] S2432：消除调制信息模块消除调制信息，获得单音频点信息；
[0128] S2433：FFT模块对单音频点信息进行快速傅立叶变换，并输出至谱线峰值搜索模块；
[0129] S2434：谱线峰值搜索模块进行峰值搜索，获取粗频偏信息，并输出至计算频偏模块；
[0130] S2435：计算频偏模块对粗频偏信息进行计算，判断是否需要继续进行校正：
[0131] （1）若后续几次FFT得到的粗频偏消息接近，峰值足够，则将结果依次输出至数控振荡模块和正交混频模块之后，直接输出至窄带滤波模块；
[0132] （2）其它情况下，认为系统失步，将结果依次输出至数控振荡模块、正交混频模块和消除调制信息模块之后返回步骤S2432。
[0133] 如图8所示，实现方法步骤S244的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与窄带滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。定时内插模块使用Farrow结构，插值得到准确的码元判决点，最终通过输出缓冲输出，所述的Farrow结构是一种高效的多项式内插实现结构，其逻辑结构如图9所示。
[0134] 所述的步骤S244包括以下子步骤：
[0135] S2451：将从窄带滤波模块输入数据进行gardner位定时误差估计，得到瞬时误差值；
[0136] S2452：环路滤波器滤除高频噪声；
[0137] S2453：驱动数控振荡电路产生定时内插使能及内插参数；
[0138] S2454：对数据进行定时内插，得到准确的码元判决点；
[0139] S2455：通过输出缓冲电路输出结果至频偏同步模块。
[0140] 如图10所示，实现步骤S246的的精频偏同步模块包括正交混频电路、NCO电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部I、Q两路输入与正交混频电路连接，正交混频电路的输出分别与相位误差估计电路和判决/译码模块连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接；所述的数控振荡电路的实现使用的是DDS算法，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有1到3个clk的延时，可以保证环路捕获行为和跟踪行为的性能。
[0141] 所述的步骤S246包括以下子步骤：
[0142] S2461：正交混频电路对从位同步模块输入信号进行正交混频，输出信号至相位误差估计电路；
[0143] S2462：相位误差估计电路进行相位估计，输出信号至环路滤波电路；
[0144] S2463：环路滤波电路进行滤波，输出至数控振荡电路；
[0145] S2464：数控振荡电路输出信号至正交混频电路，所述的数控振荡电路采用DDS算法；
[0146] S2465：正交混频电路输出信号至译码/判决模块。
[0147] 步骤S247中所述的卷积译码使用维特比软判决算法，调用Xilinx官方IPCORE即可。
[0148] 由于ADC采样时钟和实际的信号码元速率并非整数倍关系，加上解调过程中可能使用了高倍时钟来提升运算速度，所以前面的模块实际上是断续使能的时序。为了支持遥控的精确时标，这里将解调数据进行匀速输出。如图11所示，实现步骤S249的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出输出时钟。
[0149] 所述的步骤S249包括以下子步骤：
[0150] S2491：数据缓冲模块接收从解交织模块输入的数据以及时钟，输出信号至缓冲量检测模块；
[0151] S2492：缓冲量检测模块对数据缓冲模块的缓冲量进行监测，同时输出信号至环路滤波模块；
[0152] S2493：环路滤波模块进行滤波后，输出信号至数控振荡模块；
[0153] S2494：数控振荡模块有两路输出，一路输出时钟，一路输出信号控制数据缓冲模块；
[0154] S2495：数据缓冲模块输出数据。
[0155] 如图12所示，所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；
[0156] 所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；
[0157] 所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；
[0158] 所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。
[0159] 如图11所示，在发射通道，70 MHz（上行遥控信号）中频信号进入本模块后，经与变频本振混频变至1430MHz（上行遥控信号）内（每个无人机占用7MHz带宽，共5组无人机，频段间隔约10MHz，即占用80MHz带宽）,经放大后进行数控衰减，衰减范围为30dB，使信号具有30dB动态范围。然后将信号放大到作为上行信号输出。其中数控衰减器需5位并行码控制，本振需SPI码控制。
[0160] 如图12所示，在接收通道， 1430MHz（上行遥控信号）信号经低噪放大后滤波再放大，混频到70±2MHz。将中频放大后输出，输出功率为-5dBm～0dBm。
