基于M‑LVDS的装置背板高速总线链路层通信协议

摘要

本发明公开一种基于M‑LVDS的装置背板高速总线链路层通信协议，采用可变数据位宽设计，适用不同数据带宽需求的大数据量通信，采用冲突检测和无损仲裁竞争发言权，采用优先级轮转方法保证每个节点都能轮询发言，防止某个节点长时间占用总线，支持热插拔功能，任何一个节点异常退出都不会影响总线上其它节点的正常通信，稳定性和可靠性高。另外总线物理层采用M‑LVDS差分信号，它具有高等级的ESD防护，通过摆率控制来减少反射和EMI，提高信号完整性，从而大大提高系统稳定性。用于实现工业控制、继电保护及安全自动装置内部多个模件之间的高速对等数据交互，满足智能电网对保护控制系统高实时性、高可靠性、灵活可扩展的性能要求。

权利要求

1.一种基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，基于M-LVDS的装置背板高速总线采用支持M-LVDS电平标准的接口芯片差分信号搭建总线外围硬件回路，所述接口芯片的单端输入和单端输出连接FPGA，由FPGA实现总线链路层通信协议控制；

所述装置背板高速总线采用可变数据位宽控制，实现通信带宽配置；

所述装置背板高速总线链路层通信协议包括异步仲裁段和同步数据段，所述异步仲裁段包括总线空闲域、帧起始域和仲裁域；

所述总线空闲域通过隐性位检测，判断装置背板高速总线是否处于空闲状态，用于竞争总线发言权的冲突检测；

所述帧起始域为仲裁域的起始标志位；

所述仲裁域用于多主对等方式的冲突检测和无损仲裁竞争总线发言权，当输出隐性位而收回显性位时，仲裁失利，丧失总线发言权，节点转为总线侦听接收状态；反之，在整个仲裁域内均未失利，赢得总线发言权，节点继续向数据线上输出同步数据信息，直到完成同步数据输出再释放总线发言权；

同步数据段为链路层通信协议传输的有效数据域；

所述装置背板高速总线采用冲突检测和无损仲裁竞争发言权，仲裁域采用优先级轮转方法保证每个节点都能轮询发言。

2.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述仲裁域包括发送优先级位和发送节点地址位；

所述发送优先级位采用优先级轮转的方法竞争总线发言权，保证每个节点能够轮询到，具体包括以下步骤：节点初始优先级设置为最低优先级，等待帧间空闲时间结束，检测节点是否有需要待发送的报文，如果有需要发送的报文，仲裁域进行无损冲突检测和无损仲裁竞争总线发言权，如果仲裁成功，发送同步数据信息，直至报文发送结束，节点优先级等级恢复到最低优先级，如果仲裁失败，则节点优先级提高一级后，进入等待帧间空闲时间结束；所述检测节点如果无需要发送的报文，进入等待帧间空闲时间结束；

当节点优先级达到最高优先级后维持所述最高优先级不变，直到竞争到总线发言权将报文发送，所述节点恢复到初始的最低优先级。

3.根据权利要求2所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，发送节点地址位为M-LVDS装置内确定槽位的唯一标识地址，当节点插入槽位后，发送报文中带有所述插入槽位的地址信息，用于标识报文源节点槽位号。

4.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述同步数据段包括帧头、数据段、校验段、帧尾；

所述帧头为标识同步数据传输开始的特殊码串；

所述数据段为总线报文传输的有效数据信息；

所述校验段用于同步数据传输正确性校验，采用CRC-32校验；

所述帧尾为用于标识同步数据传输结束的特殊码串。

5.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述数据段的字节长度为4-1520字节。

6.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述同步数据段采用4B5B编码传输，一对数据线通信速率为100Mbps，有效数据带宽为

80Mbps。

7.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述总线空闲域通过隐性位检测，判断装置背板高速总线是否处于空闲状态，具体检测过程包括：当总线空闲域连续检测到10个隐性位，认为总线处于空闲状态，竞争总线发言权，否则，总线处于占用状态，不可竞争总线发言权。

8.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述帧起始域包括1个显性位。

9.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述通信带宽配置包括1-线、2-线、4-线、8-线模式，实现包括80Mbps，160Mbps，

320Mbps，640Mbps通信带宽。

10.根据权利要求1所述的基于M-LVDS的装置背板高速总线链路层通信协议，其特征在于，所述通信带宽配置包括16-线、32-线模式，实现50Mbps、100Mbps通信带宽。

说明书

基于M-LVDS的装置背板高速总线链路层通信协议

技术领域

[0001] 本发明涉及智能电网前置信息处理模件的高速背板传输总线领域，具体提供基于M-LVDS的装置背板高速总线链路层通信协议。

背景技术

[0002] 智能电网保护控制装置需要接入大量的数字信号，限于单模件接口数量及处理能力有限，需要由多块前置信息处理模件处理后再汇集到单块或多块CPU模件进行算法和逻辑运算。因此，需要一种高速背板传输总线来进行装置内模件之间的大数据量通信。

[0003] 现有的背板高速总线如PCI、VME等采用的是并行总线模式，存在背板连线多、设计复杂、成本高、抗干扰能力差、控制复杂等缺点。

[0004] 串行总线由于背板连线少、设计简单、抗干扰能力强等优点成为背板总线较为理想的选择, CAN(Controller Area Network, 控制器局域网络)总线采用了多主竞争式总线结构，具有多主站运行和分散仲裁的串行总线以及广播通信的特点。CAN总线上任意节点可在任意时刻主动地向网络上其它节点发送信息而不分主次，因此可在各节点之间实现自由通信,然而CAN总线的最高通信速率只有1Mbps，单帧报文最多只能传输8个字节有效数据，因此不适用于大数据量通信。。

[0005] ARCNET（Attached Resources Computer Network，连接资源计算机网络）总线采用令牌总线方案来管理局域网上工作站和其他设备之间的共享线路，其中，局域网服务器总是在一条总线上连续循环的发送一个空信息帧。当有设备要发送报文时，它就在空帧中插入一个“令牌”以及相应的报文。当目标设备或局域网服务器接收到该报文后，就将“令牌”重新设置为0，以便该帧可被其他设备重复使用，它为网络中的各个设备提供平等使用网络资源的机会。然而ARCNET总线由于令牌环的占用和释放会额外消耗传输时间，因此数据传输效率较低。另外，ARCNET总线每个节点需要通过HUB接入，因此节点接入方式复杂，成本较高。

[0006] 专利号200810242609.4提出了一种实时多路复用同步高速传输串行总线协议，传输信号包括控制信号、时钟信号和数据信号，其特征在于串行总线传输路径上预先分配一个节点作为主节点以及节点间的传输顺序，由主节点发出控制信号，然后按照预先分配各节点传输的数据长度，控制节点轮流发送数据。同时各节点通过时钟信号和数据信号接收总线上的所有数据。该申请提出的总线协议需要在装置上电后预先分配一个节点作为主节点以及节点间的传输顺序，且各节点只能按照预先分配的数据长度进行数据传输。与多主对等（表示一个总线有多个主节点同等进行资源发送，即每个节点都可以平等主动触发信息发送）的总线设计需求不相匹配，总线灵活度低，且一旦主节点异常整个总线将无法正常工作，稳定性和可靠性不高。

发明内容

[0007] 本发明提出了一种基于M-LVDS的装置背板高速总线链路层通信协议，采用多主对等（表示一个总线有多个主节点同等进行资源发送，即每个节点都可以平等主动触发信息发送）方式的冲突检测和无损仲裁竞争总线发言权，为了防止某个节点长时间占用总线，采用优先级轮转方法保证每个节点都能轮询发言，总线上任何节点都不需要预先分配特定的功能和角色，支持热插拔功能，任何一个节点异常退出都不会影响总线上其它节点的正常通信，稳定性和可靠性高。

[0008] 本发明技术方案如下：

[0009] 一种基于M-LVDS的装置背板高速总线链路层通信协议，基于M-LVDS的装置背板高速总线采用支持M-LVDS电平标准的接口芯片差分信号搭建总线外围硬件回路，接口芯片的单端输入和单端输出连接FPGA，由FPGA实现总线链路层通信协议控制。

[0010] 装置背板高速总线采用可变数据位宽控制，实现通信带宽配置；可配置为1-线、2-线、4-线、8-线模式，分别可实现80Mbps，160Mbps，320Mbps，640Mbps通信带宽，也可配置位宽16-线、32-线，实现带宽50Mbps、100Mbps通信，适用于不同数据带宽需求的大数据量通信。

[0011] 装置背板高速总线链路层通信协议包括异步仲裁段和同步数据段，异步仲裁段包括总线空闲域、帧起始域和仲裁域；

[0012] 总线空闲域通过隐性位检测，判断装置背板高速总线是否处于空闲状态，用于竞争总线发言权的冲突检测（竞争总线发言权表示竞争占用总线发送报文）；当总线空闲域连续检测到10个隐性位，认为总线处于空闲状态，可竞争总线发言权，否则，总线处于占用状态，不可竞争总线发言权。

[0013] 帧起始域为仲裁域的起始标志位；表示仲裁域（异步仲裁域）即将开始，帧起始域包括1个显性位。

[0014] 仲裁域用于多主对等方式的冲突检测和无损仲裁竞争总线发言权，当输出隐性位而收回显性位时，仲裁失利，丧失总线发言权，节点转为总线侦听接收状态；反之，在整个仲裁域内均未失利，赢得总线发言权，节点继续向数据线上输出同步数据信息，直到完成同步数据输出再释放总线发言权；

[0015] 仲裁域能够实现无损仲裁竞争总线发言权是因为当显性电平与隐性电平冲突时，显性电平获胜，输出隐性电平的节点退出，输出显性电平的节点可以继续发送后续数据，而无需重发已发送数据，实现无损竞争；同样，仲裁域能够实现无损冲突检测。

[0016] 同步数据段为链路层通信协议传输的有效数据域。

[0017] 装置背板高速总线采用冲突检测和无损仲裁竞争发言权，同时为了防止某个节点长时间占用总线，采用优先级轮转方法保证每个节点都能轮询发言，可同时支持广播、组播及单播地址的数据收发。

[0018] 仲裁域包括发送优先级（PRI）位和发送节点地址（SRC）位；

[0019] 为了防止高优先级节点长时间占用总线，保证每个节点都能轮询到，发送优先级位采用优先级轮转的方法竞争总线发言权，保证每个节点能够轮询到，具体包括以下步骤：

[0020] 节点初始优先级设置为最低优先级，等待帧间空闲时间结束，检测节点是否有需要待发送的报文，如果有需要发送的报文，仲裁域进行无损冲突检测和无损仲裁竞争总线发言权，如果仲裁成功，发送同步数据信息，直至报文发送结束，节点优先级等级恢复到最低优先级，如果仲裁失败，，则节点优先级提高一级后，进入等待帧间空闲时间（当总线空闲域连续检测到10个隐性位，认为总线处于空闲状态，可竞争总线发言权）结束，；上述检测节点是否有需要待发送的报文，如果无需要发送的报文，进入等待帧间空闲时间结束；等待帧间空闲时间结束就是等待总线空闲域连续检测到10个隐性位结束。

[0021] 当节点优先级达到最高优先级后维持所述最高优先级不变，直到竞争到总线发言权将报文发送，所述节点恢复到初始的最低优先级。

[0022] 发送节点地址位为M-LVDS装置内确定槽位的唯一标识地址，当节点插入槽位后，发送报文中带有插入槽位的地址信息（报文源节点槽位号），用于标识报文源节点槽位号。

[0023] 同步数据段包括帧头、数据段、校验段、帧尾；帧头为标识同步数据传输开始的特殊码串；数据段为总线报文传输的有效数据信息，4 1520字节长度；校验段用于同步数据传~输正确性校验，采用CRC-32校验。帧尾为用于标识同步数据传输结束的特殊码串。

[0024] 较优地，同步数据段采用4B5B编码传输，1对数据线通信速率为100Mbps，有效数据带宽为80Mbps。同步数据段之所以采用4B5B编码传输，一方面接收侧可以直接根据4B5B编码恢复出数据和时钟，减少同步传输中额外的时钟信号线；另一方面由于每个数据位的4B5B编码都有高低电平翻转，从而可以有效的将同步数据段与异步仲裁段区分开，防止误判。

[0025] 装置背板高速总线采用可变数据位宽控制，实现通信带宽配置；通信带宽配置包括1-线、2-线、4-线、8-线模式，实现80Mbps，160Mbps，320Mbps，640Mbps通信带宽，也可以配置通信带宽配置为16-线、32-线模式，实现50Mbps、100Mbps通信带宽。

[0026] 与现有技术相比，本发明包括以下有益效果：

[0027] 1、本发明的高性能装置背板传输总线，可用于实现工业控制、继电保护及安全自动装置内部多个接口芯片（模件）之间的高速对等数据交互，完全满足智能电网对保护控制系统高实时性、高可靠性、灵活可扩展的性能要求。总线采用可变数据位宽设计，适用于不同数据带宽需求的大数据量通信。总线采用无损冲突检测和无损仲裁竞争发言权，同时为了防止某个节点长时间占用总线，采用优先级轮转方法保证每个节点都能轮询发言。因此，总线上任何节点都不需要预先分配特定的功能和角色，支持热插拔功能，任何一个节点异常退出都不会影响总线上其它节点的正常通信，稳定性和可靠性高。总线物理层采用M-LVDS差分信号，具有高等级的ESD防护，并通过摆率控制来减少反射和EMI，提高信号完整性，从而大大提高系统稳定性。

[0028] 2、采用优先级轮转方法保证每个节点都能轮询发言，可同时支持广播、组播及单播地址的数据收发。总线采用支持M-LVDS电平标准的接口芯片配合FPGA实现总线整体架构。总线报文由两部分组成，分别为异步仲裁段和同步数据段，异步仲裁段用于无损竞争总线发言权，同步数据段用于报文数据同步传输。

[0029] 3、同步数据段采用4B5B编码传输，一方面接收侧可以直接根据4B5B编码恢复出数据和时钟，减少同步传输中额外的时钟信号线；另一方面由于每个数据位的4B5B编码都有高低电平翻转，从而可以有效的将同步数据段与异步仲裁段区分开，防止误判。

附图说明

[0030] 图1 本发明 基于M-LVDS的装置背板高速总线连接示意图；

[0031] 图2为本发明基于M-LVDS的装置背板高速总线链路层通信协议报文格式；

[0032] 图3为本发明发送节点总线发言权竞争流程图；

[0033] 图4为本发明一种基于M-LVDS的装置背板高速总线链路层通信协议的数据帧的解析示意图。

具体实施方式

[0034] 下面结合附图和具体实施例对本发明作进一步详细描述。

[0035] 如图1所示，一种基于M-LVDS的装置背板高速总线链路层通信协议，基于M-LVDS的装置背板高速总线采用支持M-LVDS电平标准的接口芯片差分信号搭建总线外围硬件回路，接口芯片（附图1中的若干模件）的单端输入和单端输出连接FPGA，由FPGA实现总线链路层通信协议控制。

[0036] 装置背板高速总线采用可变数据位宽控制，实现通信带宽配置；可配置为1-线、2-线、4-线、8-线模式，分别可实现80Mbps，160Mbps，320Mbps，640Mbps通信带宽，也可配置位宽16-线、32-线，实现带宽50Mbps、100Mbps通信，适用于不同数据带宽需求的大数据量通信。

[0037] 如图2所示，装置背板高速总线链路层通信协议包括异步仲裁段和同步数据段，异步仲裁段包括总线空闲域、帧起始域和仲裁域；

[0038] 总线空闲域通过隐性位检测，判断装置背板高速总线是否处于空闲状态，用于竞争总线发言权的冲突检测；当总线空闲域连续检测到10个隐性位，认为总线处于空闲状态，可竞争总线发言权，否则，总线处于占用状态，不可竞争总线发言权。

[0039] 帧起始域为仲裁域的起始标志位；表示仲裁域（异步仲裁域）即将开始，帧起始域包括1个显性位。

[0040] 仲裁域用于多主对等方式的冲突检测和无损仲裁竞争总线发言权，当输出隐性位而收回显性位时，仲裁失利，丧失总线发言权，节点转为总线侦听接收状态；反之，在整个仲裁域内均未失利，赢得总线发言权，节点继续向数据线上输出同步数据信息，直到完成同步数据输出再释放总线发言权；

[0041] 同步数据段为链路层通信协议传输的有效数据域。

[0042] 装置背板高速总线采用冲突检测和无损仲裁竞争发言权，同时为了防止某个节点长时间占用总线，采用优先级轮转方法保证每个节点都能轮询发言，可同时支持广播、组播及单播地址的数据收发。

[0043] 仲裁域包括发送优先级（PRI）位和发送节点地址（SRC）位。

[0044] 同步数据段包括帧头、数据段、校验段、帧尾。帧头为标识同步数据传输开始的特殊码串。数据段为总线报文传输的有效数据信息，4至1520字节长度；校验段用于同步数据传输正确性校验，采用CRC-32校验。帧尾为用于标识同步数据传输结束的特殊码串。

[0045] 如图4所示，为本发明基于M-LVDS的装置背板高速总线链路层通信协议产生的一帧数据的具体解析；

[0046] 0000000000为总线空闲域，10个bit；

[0047] 1 为帧起始域，1bit；

[0048] 0000为发送优先级位，4bit；

[0049] 0100为发送节点地址位，4bit；

[0050] 1100010001为帧头，10bit（采用4B5B编码，1个字节为10个bit）；

[0051] 1010001001,0101010101,0111001011,1001001111,为数据段；以上实际帧共传输了4字节数据信息为0x12345678；

[0052] 1001010011,1110011110,1001111110,1011001010,为校验段，4个字节（采用4B5B编码，1个字节为10个bit）；

[0053] 0110100111为帧尾，10个bit（1个字节）。

[0054] 如图3所示，为了防止高优先级节点长时间占用总线，保证每个节点都能轮询到，发送优先级位采用优先级轮转的方法竞争总线发言权，保证每个节点能够轮询到，具体包括以下步骤：

[0055] 如图3所示，节点初始优先级设置为最低优先级，等待帧间空闲时间结束，检测节点是否有需要待发送的报文，如果有需要发送的报文，仲裁域进行无损冲突检测和无损仲裁竞争总线发言权，如果仲裁成功，发送同步数据信息，直至报文发送结束，节点优先级等级恢复到最低优先级，如果仲裁失败，，则节点优先级提高一级后，进入等待帧间空闲时间结束；上述检测节点是否有需要待发送的报文，如果无需要发送的报文，进入等待帧间空闲时间结束；

[0056] 当节点优先级达到最高优先级后维持所述最高优先级不变，直到竞争到总线发言权将报文发送，所述节点恢复到初始的最低优先级。发送节点地址位为M-LVDS装置内确定槽位的唯一标识地址，当节点插入槽位后，发送报文中带有插入槽位的地址信息（报文源节点槽位号），用于标识报文源节点槽位号。

[0057] 同步数据段采用4B5B编码传输，1对数据线通信速率为100Mbps，有效数据带宽为80Mbps。同步数据段之所以采用4B5B编码传输，一方面接收侧可以直接根据4B5B编码恢复出数据和时钟，减少同步传输中额外的时钟信号线；另一方面由于每个数据位的4B5B编码都有高低电平翻转，从而可以有效的将同步数据段与异步仲裁段区分开，防止误判。

[0058] 装置背板高速总线采用可变数据位宽控制，实现通信带宽配置；通信带宽配置包括1-线、2-线、4-线、8-线模式，实现80Mbps，160Mbps，320Mbps，640Mbps通信带宽，也可以配置通信带宽配置为16-线、32-线模式，实现50Mbps、100Mbps通信带宽。

[0059] 本领域内的技术人员可以对本发明进行改动或变型的设计但不脱离本发明的思想和范围。因此，如果本发明的这些修改和变型属于本发明权利要求及其等同的技术范围之内，则本发明也意图包含这些改动和变型在内。