一种运动传感器的制备方法

摘要

本发明涉及一种运动传感器的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有传感器底部电极层；在所述传感器底部电极层上形成具有沟槽的介电层，以露出所述传感器底部电极层；沉积牺牲材料层，以填充所述沟槽；沉积MEMS衬底，以覆盖所述牺牲材料层；图案化所述MEMS衬底，以形成开口，露出部分所述牺牲材料层；在所述开口的侧壁上形成低温导电层，以减小所述开口的宽高比；去除所述牺牲材料层，以在所述传感器底部电极层上方形成空腔。通过所述方法可以更加容易控制所述开口的关键尺寸，不再受所述工艺过程宽高比的限制，所述方法还可以降低所述开口在X和Y轴上的尺寸，降低开口的宽高比，提高传感器的灵敏度。

权利要求

1.一种运动传感器的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有传感器底部电极层；

在所述传感器底部电极层上形成具有沟槽的介电层，以露出所述传感器底部电极层；

沉积牺牲材料层，以填充所述沟槽；

沉积MEMS衬底，以覆盖所述牺牲材料层；

图案化所述MEMS衬底，以形成开口，露出部分所述牺牲材料层；

在所述开口的侧壁上形成低温导电层，以减小所述开口的宽高比；

去除所述牺牲材料层，以在所述传感器底部电极层上方形成空腔；

其中，所述低温导电层的温度小于450℃。

2.根据权利要求1所述的方法，其特征在于，在所述开口的侧壁上形成低温导电层的方法为：在所述开口中沉积低温导电材料，以部分填充所述开口；

去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述低温导电层。

3.根据权利要求1所述的方法，其特征在于，所述低温导电层选用多晶硅、SiGe、Ge、W、Ti和TiN中的一种。

4.根据权利要求1所述的方法，其特征在于，所述MEMS衬底为硅或多晶硅。

5.根据权利要求1所述的方法，其特征在于，所述MEMS衬底的厚度为50um。

6.根据权利要求1所述的方法，其特征在于，选用深反应离子刻蚀系统图案化所述MEMS衬底，以形成所述开口。

7.根据权利要求1或6所述的方法，其特征在于，所述开口侧壁与底面的夹角为89°-

91°。

8.根据权利要求1所述的方法，其特征在于，在图案化所述MEMS衬底之前，所述方法还包括以下步骤：在形成所述开口两侧的所述MEMS衬底上形成第二介电层；

在所述第二介电层中形成金属连接和焊盘。

9.根据权利要求8所述的方法，其特征在于，在去除所述牺牲材料层 之后，所述方法还包括在所述第二介电层上形成与所述焊盘连接的覆盖层的步骤，所述覆盖层与所述MEMS衬底之间形成封闭的空间。

说明书

一种运动传感器的制备方法

技术领域

[0001] 本发明涉及半导体领域，具体地，本发明涉及一种运动传感器的制备方法。

背景技术

[0002] 随着半导体技术的不断发展，在运动传感器（motion sensor）类产品的市场上，智能手机、集成CMOS和微机电系统（MEMS）器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。

[0003] 现有技术中制备所述运动传感器（motion sensor）时大多数时候需要用到深反应离子刻蚀(DRIE)系统，反应离子刻蚀是集成电路制造、MEMS加工及其他器件加工的重要工序之一。主要用于多晶硅、氮化硅、二氧化硅薄膜及金属膜等各种薄膜的刻蚀，属干法腐蚀，反应离子刻蚀是利用高频辉光放电产生的活性基团与被腐蚀材料发生化学反应，形成挥发性产物使样品表面原子从晶格中脱落，从而实现样品表面微细图形制备的设备。在半导体、MEMS、太阳能电池和光电等领域有着广泛的应用。

[0004] 但是由于DRIE方法中，所蚀刻的结构层中的高宽比（aspect ratio）为15:1，例如蚀刻形成的沟槽的深度和宽度的比15:1，当所述结构层的厚度为50um时，其能达到的灵敏度开口（sensitivity gap）为50/15，约为3.3um，受该条件的限制使器件的灵敏度受到影响。

[0005] 在所述运动传感器（motion sensor）中，结构间隙（Structure gap）成为运动传感器中X、Y轴灵敏度的关键因素，而所述结构间隙（Structure gap）由所述DRIE系统的性能决定的，目前蚀刻形成的沟槽的深度和宽度的比15:1，随着半导体器件的不断缩小，器件灵敏度的不断提高，该所述结构间隙、所述DRIE系统中的高宽比（aspect ratio）成为制约运动传感器发展的瓶颈。

[0006] 因此，虽然现有技术中通过DRIE系统可以制备运动传感器，但是其结构间隙开口收到高宽比的限制，限制了器件尺寸的减小以及灵敏度的提高，需要对现有技术进行改进，以解决上述问题，提高器件的性能以及良率。

发明内容

[0007] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

[0008] 本发明为了克服目前存在问题，提供了一种运动传感器的制备方法，包括：

[0009] 提供半导体衬底，所述半导体衬底上形成有传感器底部电极层；

[0010] 在所述传感器底部电极层上形成具有沟槽的介电层，以露出所述传感器底部电极层；

[0011] 沉积牺牲材料层，以填充所述沟槽；

[0012] 沉积MEMS衬底，以覆盖所述牺牲材料层；

[0013] 图案化所述MEMS衬底，以形成开口，露出部分所述牺牲材料层；

[0014] 在所述开口的侧壁上形成低温导电层，以减小所述开口的宽高比；

[0015] 去除所述牺牲材料层，以在所述传感器底部电极层上方形成空腔。

[0016] 作为优选，在所述开口的侧壁上形成低温导电层的方法为：

[0017] 在所述开口中沉积低温导电材料，以部分填充所述开口；

[0018] 去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述低温导电层。

[0019] 作为优选，所述低温导电材料的温度小于450℃。

[0020] 作为优选，所述低温导电层选用多晶硅、SiGe、Ge、W、Ti和TiN中的一种。

[0021] 作为优选，所述MEMS衬底为硅或多晶硅。

[0022] 作为优选，所述MEMS衬底的厚度为50um。

[0023] 作为优选，选用深反应离子刻蚀系统图案化所述MEMS衬底，以形成所述开口。

[0024] 作为优选，所述开口侧壁与底面的夹角为89°-91°。

[0025] 作为优选，在图案化所述MEMS衬底之前，所述方法还包括以下步骤：

[0026] 在形成所述开口两侧的所述MEMS衬底上形成第二介电层；

[0027] 在所述第二介电层中形成金属连接和焊盘。

[0028] 作为优选，在去除所述牺牲材料层之后，所述方法还包括在所述第二介电层上形成与所述焊盘连接的覆盖层的步骤，所述覆盖层与所述MEMS衬底之间形成封闭的空间。

[0029] 在本发明中在所述MEMS衬底上形成开口之后，在所述开口中沉积低温导电材料，以部分填充所述开口，在所述开口的侧壁和底部上分别形成所述低温导电材料，然后去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述导电层，减小所述开口的宽度。

[0030] 作为优选，所述低温导电材料的温度小于450℃，以使所述低温导电材料具有良好的深沟槽覆盖性能，以保证在所述开口上能共形沉积所述低温导电材料，同时不会完全填充所述开口，通过所述方法可以更加容易控制所述开口的关键尺寸，不再受所述工艺过程宽高比的限制，所述方法还可以降低所述开口在X和Y轴上的尺寸，降低开口的宽高比，提高传感器的灵敏度。

附图说明

[0031] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

[0032] 图1a-1f为本发明一具体实施方式中所述传感器的制备过程示意图；

[0033] 图2为本发明一具体实施方式中所述传感器的制备工艺流程图。

具体实施方式

[0034] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0035] 为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述传感器的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0036] 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[0037] 现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

[0038] 本发明中为了解决现有技术中所述运动传感器（motion sensor）的结构间隙受所述DRIE系统的高宽比（aspect ratio）限制的问题，提供了一种新的方法，在该方法中首先提供形成有CMOS的晶片，在所述晶片上形成有底部电极层以及位于底部电极层上的牺牲材料层，接着形成MEMS衬底；在所述MEMS衬底上形成开口；然后在所述开口的侧壁上形成导电层，以减小所述开口的宽度，进而减小所述开口宽高比。

[0039] 具体地，在本发明中在所述MEMS衬底上形成开口之后，在所述开口中沉积低温导电材料，以部分填充所述开口，在所述开口的侧壁和底部上分别形成所述低温导电材料，然后去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述导电层，减小所述开口的宽度。

[0040] 作为优选，所述低温导电材料的温度小于450℃，以使所述低温导电材料具有良好的深沟槽覆盖性能，以保证在所述开口上能共形沉积所述低温导电材料，同时不会完全填充所述开口，通过所述方法可以更加容易控制所述开口的关键尺寸，不再受所述工艺过程宽高比的限制，所述方法还可以降低所述开口在X和Y轴上的尺寸，降低开口的宽高比，提高传感器的灵敏度。

[0041] 下面结合附图1a-1f对本发明的一种具体实施方式进行说明：

[0042] 首先，参照图1a，首先提供形成有提供形成有CMOS的半导体衬底；

[0043] 具体地，所述晶片包括半导体衬底101，以及在所述半导体衬底中形成的各种有源器件（图中未示出），所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底上可以被定义有源区。

[0044] 在所述半导体上形成第一层间介电层102，所述层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。

[0045] 图案化所述第一层间介电层102，以形成开口，在所述开口中沉积底部电极材料，以形成底部电极层104。然后继续沉积第一层间介电层102并图案化所述第一层间介电层102，形成沟槽，作为优选，在所述第一层间介电层102上形成有机分布层（Organic distribution layer,ODL），含硅的底部抗反射涂层（Si-BARC），在所述含硅的底部抗反射涂层（Si-BARC）上沉积图案化了的光刻胶层，其中所述光刻胶上的图案定义了所要形成沟槽的图形，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层以及第一层间介电层102形成沟槽图案。

[0046] 作为优选，蚀刻部分所述第一层间介电层102，并不蚀刻穿透所述第一层间介电层102。所述沟槽的数目可以根据需要进行选择，并不局限于某一范围，作为优选，在该实施例中，所述沟槽数目为2个。

[0047] 在形成沟槽以后，沉积牺牲材料层103，所述牺牲材料层103可以为氮掺杂的碳化硅层NDC（Nitrogen dopped Silicon Carbite）或者SiN层，其中，所述碳化硅层NDC（Nitrogen dopped Silicon Carbite）或者SiN层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

[0048] 在沉积所述牺牲材料层103之后执行平坦化步骤，在该步中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。

[0049] 参照图1b，在所述晶片上形成MEMS衬底105。

[0050] 具体地，所述MEMS衬底105为硅或多晶硅，作为优选，所述MEMS衬底的厚度为20-100um，优选为50um。在本发明中MEMS衬底105的沉积方法可以为化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种，在本发明中优选为外延生长法。

[0051] 以硅为例，反应气体可以包括氢气（H2）携带的四氯化硅（SiCl4）或三氯氢硅（SiHCl3）、硅烷（SiH4）和二氯氢硅（SiH2Cl2）等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在第一层间介电层102表面上外延生长。

[0052] 参照图1c，在所述MEMS衬底105上形成开口，以露出所述牺牲材料层103。

[0053] 具体地，选用深反应离子刻蚀(DRIE)方法蚀刻所述MEMS衬底105，具体地，首先在所述MEMS衬底105上形成有机分布层（Organic distribution layer,ODL），含硅的底部抗反射涂层（Si-BARC），在所述含硅的底部抗反射涂层（Si-BARC）上沉积图案化了的光刻胶层，或在所述MEMS衬底105仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成开口的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻MEMS衬底105形成开口。

[0054] 所述开口位于所述牺牲材料层103的正上方，通过控制该蚀刻过程，使所述蚀刻停止与该牺牲材料层103，其中所述开口数目可以为多个，在该实施例中，在所述两个牺牲材料层上各形成两个相互隔离的开口，所述开口的关键尺寸受所述DRIE系统的限制，所述开口的宽高比为1:15，因此，当所述MEMS衬底105厚度为50um时，所述开口的关键尺寸约为3.3um。作为优选，所述开口的具有垂直的剖面，所述开口侧壁与底面的夹角为89°-91°。

[0055] 在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅（SF6）作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V—1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。

[0056] 作为进步的优选，在该步骤中还包括形成金属电连接以及打开所述焊盘的步骤，其中在所述开口两侧的所述MEMS衬底上形成第二层间介电层；在所述第二层间介电层中形成接触孔，以便在后续步骤中与覆盖层形成电连接，所述形成第二层间介电层以及形成接触孔的方法可以选用本领域常用的方法，在此不再赘述。

[0057] 参照图1d，在所述开口的侧壁上形成导电层106，以减小所述开口宽高比。

[0058] 具体地，在所述开口中沉积低温导电材料，以部分填充所述开口，去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述导电层106，减小所述开口的宽度，进而减小所述开口宽高比。

[0059] 具体地，在本发明中在所述MEMS衬底上形成开口之后，在所述开口中沉积低温导电材料，以部分填充所述开口，在所述开口的侧壁和底部上分别形成所述低温导电材料，然后去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述导电层，减小所述开口的宽度。

[0060] 作为优选，所述低温导电材料的温度小于450℃，以使所述低温导电材料具有良好的深沟槽覆盖性能，以保证在所述开口上能共形沉积所述低温导电材料，同时不会完全填充所述开口，通过所述方法可以更加容易控制所述开口的关键尺寸，不再受所述工艺过程宽高比的限制，所述方法还可以降低所述开口在X和Y轴上的尺寸，降低开口的宽高比，提高传感器的灵敏度。

[0061] 进一步，所述导电层选用多晶硅、SiGe、Ge、W、Ti和TiN中的一种，所述沉积方法为可以为化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。

[0062] 参照图1e，去除所述牺牲材料层103。

[0063] 在本发明中为了在去除所述103的同时不会对所述蚀刻停止层以及所述导电层106造成影响，选用蚀刻选择比较大的方法进行蚀刻，在本发明具体实施例中可以选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-
600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述N2的流量为30-300sccm，更优选为50-100sccm。

[0064] 去除所述牺牲材料层103之后在所述底部电极层104的上方形成空腔，并在所述底部电极层104上方形成悬臂梁，所述悬臂梁与所述MEMS衬底105呈支点连接。

[0065] 参照图1f，在所述开口上方形成隔离的覆盖层107，所述覆盖层与所述传感器结构之间形成封闭的空间。

[0066] 具体地，所述覆盖层107可以为硅或者多晶硅，所述覆盖层107的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，作为优选，在本发明中选用物理气相沉积（PVD）法。

[0067] 其中，所述覆盖层107与所述开口、所述MEMS衬底105并不直接接触，所述覆盖层107和所述开口之间具有一定距离和空隙，所述覆盖层与所述传感器结构之间形成封闭的空间。所述覆盖层107的两端连接所述开口两侧、位于所述第二层间介电层中的接触孔，以形成连接。

[0068] 作为优选，所述覆盖层的形成方法为，首先沉积覆盖层材料层，然后图案化，在所述覆盖层材料层的中部形成凹槽，在凹槽两侧形成柱状结构，并在所述柱状结构上形成引出电极。

[0069] 然后将所述覆盖层结合至所述第二层间介电层上的接触孔中，所述结合方法可以选用共晶结合的方法。

[0070] 在本发明中在所述MEMS衬底上形成开口之后，在所述开口中沉积低温导电材料，以部分填充所述开口，在所述开口的侧壁和底部上分别形成所述低温导电材料，然后去除所述开口顶部以及底部的所述低温导电材料，以在所述开口的侧壁上形成所述导电层，减小所述开口的宽度。

[0071] 作为优选，所述低温导电材料的温度小于450℃，以使所述低温导电材料具有良好的深沟槽覆盖性能，以保证在所述开口上能共形沉积所述低温导电材料，同时不会完全填充所述开口，通过所述方法可以更加容易控制所述开口的关键尺寸，不再受所述工艺过程宽高比的限制，所述方法还可以降低所述开口在X和Y轴上的尺寸，降低开口的宽高比，提高传感器的灵敏度。

[0072] 图2为本发明一具体实施方式中所述传感器的制备工艺流程图，具体包括以下步骤：

[0073] 步骤201提供半导体衬底，所述半导体衬底上形成有传感器底部电极层；

[0074] 步骤202在所述传感器底部电极层上形成具有沟槽的介电层，以露出所述传感器底部电极层；

[0075] 步骤203沉积牺牲材料层，以填充所述沟槽；

[0076] 步骤204沉积MEMS衬底，以覆盖所述牺牲材料层；

[0077] 步骤205图案化所述MEMS衬底，以形成开口，露出部分所述牺牲材料层；

[0078] 步骤206在所述开口的侧壁上形成低温导电层，以减小所述开口的宽高比；

[0079] 步骤207去除所述牺牲材料层，以在所述传感器底部电极层上方形成空腔。

[0080] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。