一种MEMS器件集成工艺

摘要

本申请一种MEMS器件集成工艺，涉及半导体器件制造领域，通过直接将MEMS芯片与其他半导体芯片进行键合，以实现MEMS芯片与其他半导体芯片之间的连接，并利用硅通孔工艺制备互连线，进而实现键合芯片与外部器件结构的连接，进而有效减少了芯片间互连的连线，在降低器件失效几率的同时，还节省了器件封装体积，降低器件功耗以及改善了键合芯片发热的状况，即在有效改善器件性能的同时，还大大提高了产品的良率。

权利要求

1.一种MEMS器件集成工艺，其特征在于，所述集成工艺包括：提供制备有MEMS器件的第一晶圆和待键合的第二晶圆，且所述第二晶圆上设置有半导体器件和金属互连层；

将所述第一晶圆倒置键合至所述第二晶圆上，以将所述MEMS器件与所述半导体器件电连接；

对所述第二晶圆进行减薄工艺后，制备一介电质膜覆盖所述第二晶圆减薄的表面上；

采用第一刻蚀工艺刻蚀所述介电质膜至所述互连层，以形成通孔；并于所述通孔中填充第一金属，以于所述通孔中形成金属互连线；

采用第二刻蚀工艺刻蚀所述介电质膜并停止在该介电质膜中，以形成环绕所述金属互连线的沟槽；

于所述沟槽中填充第二金属，以形成用于与外部电连接的金属垫。

2.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述第一晶圆上设置有第一金属引脚，所述第二晶圆上设置有第二金属引脚；

在将所述第一晶圆键合至所述第二晶圆上时，将所述第一金属引脚与所述第二金属引脚对准键合，以将所述MEMS器件与所述半导体器件电连接。

3.如权利要求2所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述第一金属引脚和/或所述第二金属引脚的材质为铝。

4.如权利要求2所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：在进行所述键合工艺时，所述第一金属引脚与所述第二金属引脚的键合点长宽尺寸均为45～55um。

5.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述第一金属为钨，所述第二金属为铜。

6.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述介电质膜的材质为二氧化硅或氮化硅。

7.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述通孔的直径小于1um。

8.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：进行过所述减薄工艺后的所述第二晶圆的厚度小于10um。

9.如权利要求1所述的MEMS器件集成工艺，其特征在于，所述集成工艺中：所述互连层包括顶层金属层；

所述第一刻蚀工艺停止在所述顶层金属层的上表面，所述互连层通过所述金属互连线与所述金属垫连接。

10.如权利要求1所述的MEMS器件集成工艺，其特征在于所述集成工艺中：所述第一刻蚀工艺为硅通孔刻蚀工艺。

说明书

一种MEMS器件集成工艺

技术领域

[0001] 本发明涉及半导体器件制造领域，具体涉及一种MEMS器件集成工艺。

背景技术

[0002] 目前，随着MEMS(Micro-electromechanical Systems，微机电系统)芯片的应用领域越来越广泛，需要将MEMS芯片与其他的半导体芯片集成封装在一起；而为了节省整体器件结构的封装面积，通常采用叠封的方式将MEMS芯片设置在其他芯片之上。

[0003] 图1为传统的MEMS芯片集成封装的结构示意图；如图1所示，在传统的MEMS芯片集成工艺中，为了降低整体的封装面积，均是先将芯片a叠封至芯片b上，且通过引线11实现上述芯片a与芯片b之间的互连后，再进行最后的封装工艺；由于增加的引线111会带来发热及增加功耗等缺陷，且在进行键合工艺时，引线11还会受工艺及环境等各种因素的不良影响，甚至会造成器件的失效，进而降低了制备器件产品的性能及良率。

发明内容

[0004] 本申请记载了一种MEMS器件集成工艺，通过直接将MEMS芯片与其他半导体芯片进行键合，以实现MEMS芯片与其他半导体芯片之间的连接，并利用硅通孔工艺制备互连线，进而实现键合芯片与外部器件结构的连接；该MEMS器件集成工艺具体包括以下步骤：

[0005] 提供制备有MEMS器件的第一晶圆和待键合的第二晶圆，且所述第二晶圆上设置有半导体器件和金属互连层；

[0006] 将所述第一晶圆键合至所述第二晶圆上，以将所述MEMS器件与所述半导体器件电连接；

[0007] 对所述第二晶圆进行减薄工艺后，制备一介电质膜覆盖所述第二晶圆减薄的表面上；

[0008] 采用第一刻蚀工艺刻蚀所述介电质膜至所述互连层，以形成通孔；并于所述通孔中填充第一金属，以于所述通孔中形成金属互连线；

[0009] 采用第二刻蚀工艺刻蚀所述介电质膜并停止在该介电质膜中，以形成环绕所述金属互连线的沟槽；

[0010] 于所述沟槽中填充第二金属，以形成用于与外部电连接的金属垫。

[0011] 优选的，上述的MEMS器件集成工艺中：

[0012] 所述第一晶圆上设置有第一金属引脚，所述第二晶圆上设置有第二金属引脚；

[0013] 在将所述第一晶圆键合至所述第二晶圆上时，将所述第一金属引脚与所述第二金属引脚对准键合，以将所述MEMS器件与所述半导体器件电连接。

[0014] 优选的，上述的MEMS器件集成工艺中：

[0015] 所述第一金属引脚和/或所述第二金属引脚的材质为铝。

[0016] 优选的，上述的MEMS器件集成工艺中：

[0017] 在进行所述键合工艺时，所述第一金属引脚与所述第二金属引脚的键合点长宽尺寸均为45～55um。

[0018] 优选的，上述的MEMS器件集成工艺中：

[0019] 所述第一金属为钨，所述第二金属为铜。

[0020] 优选的，上述的MEMS器件集成工艺中：

[0021] 所述介电质膜的材质为二氧化硅或氮化硅。

[0022] 优选的，上述的MEMS器件集成工艺中：

[0023] 所述通孔的直径小于1um。

[0024] 优选的，上述的MEMS器件集成工艺中：

[0025] 进行过所述减薄工艺后的所述第二晶圆的厚度小于10um。

[0026] 优选的，上述的MEMS器件集成工艺中：

[0027] 所述互连层包括顶层金属层；

[0028] 所述第一刻蚀工艺停止在所述顶层金属层的上表面，所述互连层通过所述金属互连线与所述金属垫连接。

[0029] 优选的，上述的MEMS器件集成工艺中：

[0030] 所述第一刻蚀工艺为硅通孔刻蚀工艺。

[0031] 综上所述，本申请一种MEMS器件集成工艺，通过直接将MEMS芯片与其他半导体芯片进行键合，以实现MEMS芯片与其他半导体芯片之间的连接，并利用硅通孔工艺制备互连线，进而实现键合芯片与外部器件结构的连接，进而有效减少了芯片间互连的连线，在降低器件失效几率的同时，还节省了器件封装体积，降低器件功耗以及改善了键合芯片发热的状况，即在有效改善器件性能的同时，还大大提高了产品的良率。

附图说明

[0032] 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

[0033] 图1为传统的MEMS芯片集成封装的结构示意图；

[0034] 图2～12为本申请实施例中MEMS器件集成工艺的流程结构示意图；

[0035] 图13是图12中所示结构的俯视图。

具体实施方式

[0036] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0037] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0038] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0039] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0040] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0041] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0042] 本申请一种MEMS器件集成工艺，可应用于MEMS芯片的三维集成工艺中，如将MEMS芯片与其他半导体芯片键合制备三维的MEMS器件的工艺中，下面就制备有MEMS器件的晶圆与制备有其他半导体器件的晶圆间进行键合互连为例，进行详细说明。

[0043] 图2～12为本申请实施例中MEMS器件集成工艺的流程结构示意图；如图2～12所示，制备MEMS器件的集成工艺包括：

[0044] 首先，提供一制备有MEMS器件的第一晶圆A和制备有半导体器件的第二晶圆B；如图1所示，该第一晶圆A包括第一衬底21及基于该第一衬底21制备的第一器件层22，以及位于第一器件层22上方的第一互连层23，且上述的MEMS器件设置在第一器件层22中，并通过第一互连层23实现电连接；在位于第一晶圆A的正面(本实施例中晶圆的正面定义为设置有器件结构的晶圆的一侧表面，晶圆的背面则定义为晶圆衬底的背面(即未制备器件结构的一侧表面)，且上述的正面与背面相对，本领域技术人员均可根据业界常识明确的知晓该正面以及背面所指的具体表面)上还设置有若干第一连接结构(即第一金属引脚)24，上述的MEMS器件通过该第一连接结构可实现与外部(此处的外部指位于第一晶圆A之外的器件结构，如第二晶圆B中的器件结构等)器件结构的电连接。

[0045] 进一步的，如图2所示的结构，第二晶圆B则包括第二衬底31及基于该第二衬底31制备的第二器件层32，以及位于第二器件层32上方的第二互连层33，该第二互连层33包括位于第二晶圆B顶部(即临近正面表面)的顶部金属层331(该顶部金属层331的设置位置、尺寸及材质等满足后续的硅通孔工艺要求)，且上述的半导体器件设置在该第二器件层32中，并通过第二互连层33实现电连接；在位于第二晶圆A的正面上还设置有若干第二连接结构(即第二金属引脚)34(该第二连接结构34与上述的第一连接结构24相互对应，如材质、尺寸及设置的位置等均相互的匹配，以便于后续键合工艺)，上述的半导体器件可通过该第二连接结构实现与外部(此处的外部指位于第二晶圆B之外的器件结构，如第一晶圆A中的器件结构等)器件结构的电连接。

[0046] 优选的，上述的第一连接结构24和第二连接结构34的可均为金属，也可为相同的材质，如均可为铝质的引脚等；第一互连层23和第二互连层33中的金属层的材质也可相同，如均为铜或其他金属等。

[0047] 其次，如图4所示，将上述图1中所示的第一晶圆A倒置，使得第一连接结构24与第二连接结构34精准对齐后，将上述的第一晶圆A键合至第二晶圆B上，进而形成一键合晶圆(即第一晶圆A与第二晶圆B正面相对而键合，使得第一连接结构24与第二连接结构34一一对应连接，进而实现将上述的MEMS器件与位于第二晶圆中的半导体器件结构电连接)，即形成如图5所示的结构。

[0048] 优选的，上述的键合晶圆中，第一晶圆A与第二晶圆B之间的键合点的尺寸为(45～55)um*(45～55)um，如50um*50um等，以确保第一连接结构24与第二连接结构34之间的充分接触，进而使得MEMS器件与半导体器件之间具有良好的电性连接；由于传统的MEMS的集成工艺中，均是采用连接线(如金线等)与其他芯片实现连接，而本实施例中则直接通过键合工艺，即使得第一连接结构24与第二连接结构34连接，以使得MEMS器件与其他的半导体器件之间直接的电连接，进而可最大程度的减少集成工艺中连接线的数量，以有效的降低因连线而造成的失效发生的概率，同时还能大大改善因连接线过多而产生的发热及额外的功耗等缺陷，并能进一步的节省最终制备集成器件的体积。

[0049] 之后，将上述图5中所示的结构翻转180°后，形成如图6所示的结构(即此时第二晶圆B位于第一晶圆A的上方，且第二晶圆B的晶圆背面位于最上方，以便于后续的减薄工艺)，并基于该图6中所示结构的基础上，对第二晶圆B的背面进行减薄工艺，即如图7中所示，去除部分第二衬底311，以形成覆盖在第二器件层32上表面(本实施例中的上、下表面均是针对阐述过程提到的具体图中所示的方向，例如此处的上表面则是针对图7中所示的上、下结构而言的)的保留衬底312，以便于后续硅通孔工艺的进行。

[0050] 优选的，经过上述减薄工艺后，第二晶圆B的厚度H要小于10um(如7um、8um或9um等)，即要确保减薄后的第二晶圆B的厚度要能满足目前硅通孔工艺的要求即可。

[0051] 然后，如图8所示，在上述保留衬底312的上表面上制备介电质薄膜(该介电质膜薄膜的材质可为二氧化硅或氮化硅等，优选的为二氧化硅，即可在保留衬底312的上表面直接生长一二氧化硅薄膜)41，以覆盖上述保留衬底312的上表面。

[0052] 进一步的，如图9所示，采用硅通孔(Through Silicon Vias，简称TSV)刻蚀工艺，依次部分去除上述的介电质薄膜41、保留衬底312、第二器件层32(即去除该第二器件层32中的非器件结构)以及第二互连层33(即去除该第二互连层33中的部分介质)，并停止在上述的顶部金属层331的上表面，进而形成暴露该顶部金属层331部分表面的通孔42。

[0053] 优选的，上述的通孔42的直径要小于1um(如0.5um、0.7um或0.9um等)。

[0054] 进一步的，基于上述图9所示结构的基础上，继续在通孔42中填充诸如钨等金属材料，并进行电镀及平坦化工艺，以在通孔42中形成金属互连线43，即形成如图10所示的结构；于图10所示结构的基础上，继续采用干法或湿法刻蚀工艺去除部分上述的介电质薄膜41，并停止在该介电质薄膜41中，以形成环绕上述金属互连线43顶部区域的沟槽44，即上述的金属互连线43凸起于沟槽44的底部表面，矗立在沟槽44中(即上述的金属互连线43不会在上述的湿法或干法刻蚀工艺中受到损伤)，以形成如图11所示的结构。

[0055] 最后，基于上述图11所示结构的基础上，于沟槽中填充诸如铜等第二金属，并继续电镀及平坦化工艺，以在沟槽44中形成金属垫45，即如图12～13所示的结构，上述的金属互连线43的顶部区域嵌入设置在金属垫45中，以实现良好的电性接触；并继续后续的切割及封装工艺，进而获得三维的集成MEMS器件。

[0056] 优选的，上述制备的金属垫45主要用于键合晶圆中的器件结构与外部器件结构(此处的外部器件结构是指位于键合晶圆之外的半导体器件结构)之间的电连接；参见如图12～13所示的结构(图13中所示的虚线区域用来指示第一晶圆A位于第二晶圆B的下方)，第一晶圆A中的MEMS器件通过第一连接结构24及第二连接结构34实现与位于第二晶圆B中的半导体器件的直接互连，而第一晶圆A中的MEMS器件以及第二晶圆B中的半导体器件还均可依次通过上述的顶部金属层331、金属互连线43以及金属垫45与外部器件结构(此处的外部器件结构是指位于键合晶圆之外的半导体器件结构)实现电连接。

[0057] 综上所述，本申请一种MEMS器件集成工艺，通过直接将MEMS芯片与其他半导体芯片进行键合，以实现MEMS芯片与其他半导体芯片之间的连接，并利用硅通孔工艺制备互连线，进而实现键合芯片与外部器件结构的连接，进而有效减少了芯片间互连的连线，在降低器件失效几率的同时，还节省了器件封装体积，降低器件功耗以及改善了键合芯片发热的状况，即在有效改善器件性能的同时，还大大提高了产品的良率。

[0058] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。