电容式压力传感器及其形成方法

摘要

一种电容式压力传感器及其形成方法，其中所述电容式压力传感器，包括：基底，位于基底中且贯穿其厚度的刻蚀孔；覆盖所述基底和刻蚀孔的隔膜，并且刻蚀孔上方的部分隔膜向上凸起，向上凸起的隔膜与基底之间具有第三空腔，第三空腔和刻蚀孔构成第二空腔；位于隔膜的凸起部分的内侧侧壁上的环形的第一电极；位于隔膜的凸起部分两侧基底上的环绕所述第一电极的第二电极，第二电极和隔膜的凸起部分之间具有第一空腔，第二电极包括分立的第一子电极和第二子电极。本发明的电容式压力传感器占据的基底表面的面积较小，并且灵敏度高。

权利要求

1.一种电容式压力传感器的形成方法，其特征在于，包括：提供基底，在所述基底中形成刻蚀孔；

在所述基底上形成第一牺牲层，所述第一牺牲层包括填充满刻蚀孔的第一部分和覆盖部分基底表面的第二部分，第一部分位于第二部分正下方；

在第一牺牲层的第二部分的侧壁上形成环形的第一电极；

形成覆盖所述基底、第一电极和第一牺牲层的第二部分顶部表面的隔膜；

在第一牺牲层的第二部分侧壁上的隔膜表面形成第二牺牲层；

在所述第二牺牲层的侧壁上形成第二电极，所述第二电极包括分立的第一子电极和第二子电极；

去除所述第二牺牲层，形成第一空腔；

平坦化或刻蚀基底的背面，曝露出刻蚀孔底部的第一牺牲层；

去除所述第一牺牲层，形成第二空腔；

在基底的背面形成密封所述第二空腔底部开口的密封层。

2.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，第一牺牲层第二部分的宽度大于第一部分的宽度。

3.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述第一牺牲层的第二部分的厚度为0.1～10微米，第一牺牲层的第二部分的宽度为0.1～10000微米。

4.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述第一电极的形成过程为：形成覆盖所述基底和第一牺牲层第二部分顶部和侧壁表面的第一电极材料层；

无掩膜刻蚀所述第一电极材料层，在第一牺牲层第二部分的侧壁上形成环形的第一电极。

5.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述第二电极的形成过程为：形成覆盖所述第二牺牲层和隔膜表面的第二电极材料层；在所述第二电极材料层上形成掩膜层，所述掩膜层中具有横跨所述第一牺牲层第二部分的顶部和侧壁上的第二电极材料层的第一开口，以及位于基底上环绕第二牺牲层的第二开口，第一开口和第二开口相互贯穿；刻蚀去除第一开口和第二开口底部暴露的第二电极材料层，在第二牺牲层的侧壁上形成分立的第一子电极和第二子电极，第一子电极和第二子电极构成第二电极。

6.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述第二牺牲层的宽度为0.1～10微米。

7.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述刻蚀孔的深度为大于50微米，宽度为0.1～10000微米。

8.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述第一牺牲层或第二牺牲层材料相对于基底、隔膜、第一电极和第二电极材料具有高刻蚀选择比。

9.如权利要求8所述的电容式压力传感器的形成方法，其特征在于，所述第一牺牲层或第二牺牲层的材料为底部抗反射涂层、多晶硅、无定形硅、无定形碳、SiN、SiON、SiCN、SiC、BN、SiCOH或SiGe。

10.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，还包括：在所述基底的其他区域或者第二基底上形成控制电路和互连结构，第一子电极和第二子电极通过互连结构与控制电路相连。

11.如权利要求1所述的电容式压力传感器的形成方法，其特征在于，所述隔膜的厚度为0.1～10微米。

12.一种电容式压力传感器，其特征在于，包括：

基底，位于基底中且贯穿其厚度的刻蚀孔；

覆盖所述基底和刻蚀孔的隔膜，并且刻蚀孔上方的部分隔膜向上凸起，向上凸起的隔膜与基底之间具有第三空腔，第三空腔和刻蚀孔构成第二空腔；

位于隔膜的凸起部分的内侧侧壁上的环形的第一电极；

位于隔膜的凸起部分两侧基底上的环绕所述第一电极的第二电极，第二电极和隔膜的凸起部分之间具有第一空腔，第二电极包括分立的第一子电极和第二子电极。

13.如权利要求12所述的电容式压力传感器，其特征在于，所述第三空腔的高度为0.1～10微米，宽度为0.1～10000微米。

14.如权利要求12所述的电容式压力传感器，其特征在于，第一空腔的宽度为0.1～10微米。

15.如权利要求12所述的电容式压力传感器，其特征在于，所述第三空腔的宽度大于刻蚀孔的宽度。

16.如权利要求12所述的电容式压力传感器，其特征在于，所述第一子电极和第二子电极的正对表面积相等或不相等。

17.如权利要求12所述的电容式压力传感器，其特征在于，所述基底的其他区域或者第二基底上还具有控制电路和互连结构，第一子电极和第二子电极通过互连结构与控制电路相连。

18.如权利要求12所述的电容式压力传感器，其特征在于，所述隔膜的厚度为0.1～10微米。

说明书

电容式压力传感器及其形成方法

技术领域

[0001] 本发明涉及微机电领域（MEMS），特别涉及一种电容式压力传感器及其形成方法。

背景技术

[0002] 目前，压力传感器的种类主要包括压阻式、压电式、电容式、电位计式、电感电桥式、应变计式等。其中，电容式的压力传感器具有高灵敏度，且不易受外界环境影响的优势，在市场上逐渐受到瞩目。

[0003] 由于传统的压力传感器存在尺寸较大、制作工艺较繁和操作不方便等因素的限制。MEMS（Micro-Electro-Mechanical Systems，MEMS）技术被广泛的应用在压力传感器的制作。MEMS技术制作的压力传感器具有微小化、可批量制作、成本低、精度高等优点，且可将压力传感器和控制电路集成在同一基底上，使得传感器的微弱的输出信号可以就近进行放大处理，避免了外界的电磁干扰，提高传输信号的可靠性。

[0004] 参考图1，图1为现有的电容式压力传感器的剖面结构示意图。

[0005] 如图1所示，所述半导体压力传感器包括：半导体基底100；位于半导体基底1200内的掺杂区104，所述掺杂区104用于作为平板电容的下电极；位于掺杂区104上方的隔膜103，隔膜103作为平板电容的上电极；位于半导体基底100上支持所述隔膜103的基座101；所述隔膜103和掺杂区104之间具有空腔102，隔膜103、掺杂区104和空腔102构成平板电容；位于基座101中的控制电路（图中未示出），所述控制电路与平板电容电连接。

[0006] 当在上述平板电容的隔膜103施加待测压力，或者当隔膜103的内外具有压力差时，隔膜103的中央部分受到压力会产生形变，从而改变该平板电容的电容值，通过控制电路可以侦测该平板电容值的变化量，以得到压力的变化。所述平板电容的电容值的计算公式为式（1）C=εS/d，其中ε为空腔102填充的介电质的介电常数，S为隔膜103和掺杂区104之间的正对面积，d为隔膜103和掺杂区104之间的距离，而电容变化量（△C=C-C0）与压力的关系式为式（2）为F=PA=kd（0 △C）/C0，其中F为平板电容受到的弹力，k为隔膜103的弹力系数，d0为隔膜103和掺杂区104之间的原始距离，C0为平板电容的初始电容。因此通过控制单元测量平板电容的电容变化量（△C=C-C0），就可以很方便的获得平板电容受到的压力F。

[0007] 但是现有的电容式压力传感器占据的半导体基底的表面面积较大，灵敏度较低。

发明内容

[0008] 本发明解决的问题是减小电容式压力传感器占据的基底的表面面积，提高灵敏度。

[0009] 为解决上述问题，本发明提供一种电容式压力传感器的形成方法，包括：提供基底，在所述基底中形成刻蚀孔；在所述基底上形成第一牺牲层，所述第一牺牲层包括填充满刻蚀孔的第一部分和覆盖部分基底表面的第二部分，第一部分位于第二部分正下方；在第一牺牲层的第二部分的侧壁上形成环形的第一电极；形成覆盖所述基底、第一电极和第一牺牲层的第二部分顶部表面的隔膜；在第一牺牲层的第二部分侧壁上的隔膜表面形成第二牺牲层；在所述第二牺牲层的侧壁上形成第二电极，所述第二电极包括分立的第一子电极和第二子电极；去除所述第二牺牲层，形成第一空腔；平坦化或刻蚀基底的背面，曝露出刻蚀孔底部的第一牺牲层；去除所述第一牺牲层，形成第二空腔；在基底的背面形成密封所述第二空腔底部开口的密封层。

[0010] 可选的，第一牺牲层第二部分的宽度大于第一部分的宽度。

[0011] 可选的，所述第一牺牲层的第二部分的厚度为0.1～10微米，第一牺牲层的第二部分的宽度为0.1～10000微米。

[0012] 可选的，所述第一电极的形成过程为：形成覆盖所述基底和第一牺牲层第二部分顶部和侧壁表面的第一电极材料层；无掩膜刻蚀所述第一电极材料层，在第一牺牲层第二部分的侧壁上形成环形的第一电极。

[0013] 可选的，所述第二电极的形成过程为：形成覆盖所述第二牺牲层和隔膜表面的第二电极材料层；在所述第二电极材料层上形成掩膜层，所述掩膜层中具有横跨所述第一牺牲层第二部分的顶部和侧壁上的第二电极材料层的第一开口，以及位于基底上环绕第二牺牲层的第二开口，第一开口和第二开口相互贯穿；刻蚀去除第一开口和第二开口底部暴露的第二电极材料层，在第二牺牲层的侧壁上形成分立的第一子电极和第二子电极，第一子电极和第二子电极构成第二电极。

[0014] 可选的，所述第二牺牲层的宽度为0.1～10微米。

[0015] 可选的，所述刻蚀孔的深度为大于50微米，宽度为0.1～10000微米。

[0016] 可选的，所述第一牺牲层或第二牺牲层材料相对于基底、隔膜、第一电极和第二电极材料具有高刻蚀选择比。

[0017] 可选的，所述第一牺牲层或第二牺牲层的材料为底部抗反射涂层、多晶硅、无定形硅、无定形碳、SiN、SiON、SiCN、SiC、BN、SiCOH、BN或SiGe。

[0018] 可选的，还包括：在所述基底的其他区域或者第二基底上形成控制电路和互连结构，第一子电极和第二子电极通过互连结构与控制电路相连。

[0019] 可选的，所述隔膜的厚度为0.1～10微米。

[0020] 本发明还提供了一种电容式压力传感器，包括：基底，位于基底中且贯穿其厚度的刻蚀孔；覆盖所述基底和刻蚀孔的隔膜，并且刻蚀孔上方的部分隔膜向上凸起，向上凸起的隔膜与基底之间具有第三空腔，第三空腔和刻蚀孔构成第二空腔；位于隔膜的凸起部分的内侧侧壁上的环形的第一电极；位于隔膜的凸起部分两侧基底上的环绕所述第一电极的第二电极，第二电极和隔膜的凸起部分之间具有第一空腔，第二电极包括分立的第一子电极和第二子电极。

[0021] 可选的，所述第三空腔的高度为0.1～10微米，宽度为0.1～10000微米。

[0022] 可选的，第一空腔的宽度为0.1～10微米。

[0023] 可选的，所述第三空腔的宽度大于刻蚀孔的宽度。

[0024] 可选的，所述第一子电极和第二子电极的正对表面积相等或不相等。

[0025] 可选的，所述基底的其他区域或者第二基底上还具有控制电路和互连结构，第一子电极和第二子电极通过互连结构与控制电路相连。

[0026] 可选的，所述隔膜的厚度为0.1～10微米。

[0027] 与现有技术相比，本发明的技术方案具有以下优点：

[0028] 本发明的电容式压力传感器包括隔膜，刻蚀孔上方的部分隔膜凸起于基底表面，环形的第一电极位于隔膜的凸起部分的内侧侧壁上，第二电极位于隔膜的凸起部分两侧基底上并环绕所述第一电极，第二电极和隔膜的凸起部分之间具有第一空腔。相比于现有技术的电容式压力传感器的两平行与半导体基底的上电极和下电极，本发明中第一电极和第二电极垂直与基底的表面，使得第一电极和第二电极占据的基底的表面面积减小，节省了电容式压力传感器占据的面积，从而有利于提高器件的集成度。

[0029] 本发明的电容式压力传感器的形成方法，其形成工艺简单，形成的电容式压力传感器的集成度较高，另外，通过对基底进行减薄后，从隔膜底部的方向去除第一牺牲层，使得隔膜的凸起部分保持完整性，使得隔膜保持较强的机械强度和能承受更大的压力，提高了电容式压力传感器的性能。

附图说明

[0030] 图1为现有技术的电容式压力传感器的剖面结构示意图；

[0031] 图2～图12为本发明实施例电容式压力传感器形成过程的剖面结构示意图。

具体实施方式

[0032] 现有的电容式压力传感器采用平板电容作为感测元件，参考图1，MEMS技术制作的平板电容包括掺杂区104（下电极）、与掺杂区104相对的隔膜103（上电极）以及位于掺杂区104和隔膜103之间的空腔103（介电质）。

[0033] 灵敏度是衡量电容式压力传感器的性能的重要指标，隔膜103（上电极）的面积或隔膜103与掺杂区104（下电极）之间的正对面积S是对灵敏度具有重要影响的一个参数，一般来说，同等厚度下的隔膜103，隔膜103（上电极）的面积越大，会使得压力感应面的面积会越大，隔膜103对压力的感测会越敏感，隔膜103与掺杂区104距离的变化会越灵敏，从而提高电容式压力传感器的灵敏度。虽然增大隔膜103的面积或隔膜103与掺杂区104之间的正对面积S可以提高电容式压力传感器的灵敏度，但是从一定程度上增大隔膜103和掺杂区104的正对面积会使得电容式压力传感器占据的半导体基底的表面积增大，不利于器件的集成度的提高。因此，采用平板电容的电容式压力传感器灵敏度和可检测压力范围还有待提高。

[0034] 本发明提供了一种电容式压力传感器及其形成方法，其中所述电容式压力传感器具有较高的灵敏度，并且占据的基底的表面面积较小，节省了电容式压力传感器占据的面积，从而有利于提高器件的集成度。

[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

[0036] 图2～图12为本发明实施例电容式压力传感器形成过程的剖面结构示意图。

[0037] 参考图2，提供基底200，在所述基底200中形成刻蚀孔201。

[0038] 所述基底200作为后续形成电容式压力传感器的载体。

[0039] 所述基底200可以为单层或多层堆叠结构。当所述基底200为多层堆叠结构时，比如：所述基底为双层堆叠结构时，所述基底包括半导体衬底和位于半导体衬底表面的介质层，或者所述基底包括第一介质层和位于第一介质层表面的第二介质层。

[0040] 本实施例中所述基底200为双层堆叠结构，包括：半导体衬底和位于半导体衬底上的介质层，半导体衬底可以为硅衬底、锗衬底、硅锗衬底、碳化硅；绝缘体上硅衬底、绝缘体上锗衬底、砷化镓衬底或其他刻蚀的衬底，所述介质层材料可以为SiO2、SiN、SiON或SiCN等。本实施例中，所述半导体衬底为硅衬底，所述介质层的材料为SiO2，所述刻蚀孔201贯穿介质层，并且部分位于半导体衬底中。

[0041] 所述刻蚀孔201的作为后续去除第一牺牲层时的通道，所述刻蚀孔201的深度D1大于50微米，刻蚀孔201的宽度W1可以为0.1～10000微米，刻蚀孔201的宽度小于后续形成的第一牺牲层的第二部分的宽度。需要说明的是所述刻蚀孔可以为其他合适的深度或宽度。

[0042] 参考图3，在所述基底200上形成第一牺牲层202，所述第一牺牲层202包括填充满刻蚀孔201（参考图2）的第一部分21和覆盖部分基底200表面的第二部分22，第一部分21位于第二部分22正下方。需要说明的是，附图3以及后续附图中，为了区分方便，第一部分和第二部分之间用虚线隔开。

[0043] 所述第一牺牲层202的形成过程为：在所述基底200上形成第一牺牲材料层，第一牺牲材料层填充满刻蚀孔201；在第一牺牲材料层表面形成掩膜层，所述掩膜层具有暴露刻蚀孔两侧的部分基底表面的开口；沿开口刻蚀去除基底上的部分第一牺牲材料层，形成第一牺牲层202。

[0044] 第一牺牲层202的第二部分22高于基底200的表面，后续可以在第一牺牲层202的第二部分22的侧壁上形成环形的第一电极，因而可以使得形成的环形的第一电极垂直与基底200的表面，相比于现有的平行半导体衬底表面的电极，占据的基底200的表面积可以很小，有利于提高器件的集成度，并且后续去除第一牺牲层202后形成第二空腔，第二空腔为第一电极提供变形的空间。

[0045] 所述第一牺牲层202的材料相对于基底200、后续形成的隔膜204、第一电极和第二电极材料具有高刻蚀选择比。

[0046] 所述第一牺牲层202的材料可以为底部抗反射涂层、多晶硅、无定形硅、无定形碳、SiN、SiON、SiCN、SiC、BN、SiCOH、BN或SiGe。本实施例中，所述第一牺牲层202的材料为无定形碳。

[0047] 后续形成第一电极、隔膜的凸部部分、第二电极的形状与第一牺牲层202的第二部分22侧壁的形状相同，因此为了使后续形成的第一电极和第二电极的正对面积较大，以使电容式压力传感器中的电容的电容值较大，所述第一牺牲层202的第二部分22至少具有两个相对的弧形侧壁，所述弧形侧壁可以为圆弧侧壁、椭圆弧侧壁、折线弧侧壁等。

[0048] 具体的，所述第一牺牲层202的第二部分22的横截面形状为可以为圆、椭圆、至少有两相对边为弧形的多边形（比如两相对边为弧形的四边形）等。本实施例中，所述第一牺牲层202的第二部分22的横截面形状为圆形。需要说明的是所述横截面形状为将第一牺牲层202的第二部分22的沿平行于基底200的表面的方向横向剖开，获得的第一牺牲层202的第二部分22侧壁的俯视图形。

[0049] 所述第一牺牲层202的第二部分22的厚度T1可以为0.1～10微米，第二部分22的宽度W2可以为0.1～10000微米，第二部分22的宽度W2（或者直径）大于刻蚀孔的宽度。需要说明的是所述第一牺牲层的第二部分可以为其他合适的厚度或宽度。

[0050] 参考图4，在第一牺牲层202的第二部分22的侧壁上形成环形的第一电极203。

[0051] 所述第一电极203的形成过程为：形成覆盖所述基底和第一牺牲层第二部分顶部和侧壁表面的第一电极材料层；无掩膜刻蚀所述第一电极材料层，在第一牺牲层202的第二部分22的侧壁上形成环形的第一电极203。

[0052] 第一电极203位于第一牺牲层202的第二部分22的侧壁，第一电极203形状为首尾相连接的环形，本实施例中，所述第一牺牲层202的第二部分22的横截面形状为圆，形成的第一电极203的形状为圆环。在本发明的其他实施例中，当第一牺牲层202的第二部分22的侧壁为其他形状时，相应的形成第一电极203的形状为与第一牺牲层202的第二部分22侧壁形状对应的环形。

[0053] 所述第一电极203的宽度可以为0.1～10微米，第一电极203的宽度对应为第一电极材料层在第一牺牲层202的第二部分22侧壁上的厚度。需要说明的是第一电极层还可以为其他合适的宽度。

[0054] 所述第一电极203为能够导电的材料，具体的，所述第一电极203的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或Wsi。

[0055] 所述第一电极203可以为单层或多层堆叠结构。

[0056] 本实施例中，所述第一电极203的材料为TiN，所述第一电极203形成工艺为溅射，形成的第一电极203具有较好的表面均匀性和精确的宽度（或厚度），提高电容压力传感器测量的精度。

[0057] 接着，请参考图5，形成覆盖所述基底200、第一电极203和第一牺牲层202的第二部分22顶部表面的隔膜204。

[0058] 所述隔膜204和第一电极203作为电容式压力传感器的压力敏感膜。

[0059] 第一牺牲层202的第二部分22顶部和侧壁上的部分隔膜204凸起于基底200表面，后续去除第一牺牲层202后，使得刻蚀孔上方的隔膜204突起于基底200的表面，凸起隔膜的存在，便于后续在凸起的隔膜两侧可以形成与第一电极203相对且垂直于基底200表面的第二电极，以及位于第二电极和凸起的隔膜之间的第一空腔。

[0060] 本实施例中，所述隔膜204除了作为压力感应膜，第一电极203和后续形成的第二电极之间的部分隔膜还可以作为电容的介电常数调节膜，通过选择隔膜的材料和隔膜的厚度可以在保持较高的压力感应灵敏度，并可以调节电容的介电常数。

[0061] 所述隔膜204为致密的绝缘介质材料，比如：SiN、SiON、SiCN、SiC或BN或其他合适的材料。本实施例中，所述隔膜204的材料为SiN。

[0062] 所述隔膜204的厚度为0.1～10微米，既使隔膜204具有较好的压力感应灵敏度和适当的机械强度，又使第一电极203和后续形成的第二电极之间的部分隔膜204作为介电质时，保持一定的介电常数。需要说明的是所述隔膜可以为其他合适的厚度。

[0063] 接着，请参考图6，在第一牺牲层202的第二部分22侧壁上的隔膜203表面（或者凸起的隔膜两侧侧壁上）形成第二牺牲层205。

[0064] 后续需要在第二牺牲层205的侧壁上形成第二电极，在去除第二牺牲层205后，在第二电极和凸起的隔膜204之间形成第一空腔。

[0065] 所述第二牺牲层205的形成过程为：形成覆盖所述隔膜204的第一牺牲材料层；采用无掩膜刻蚀工艺刻蚀所述第一牺牲材料层，在第一牺牲层202的第二部分22侧壁上的隔膜203表面（或者凸起的隔膜两侧侧壁上）形成第二牺牲层205。

[0066] 第二牺牲层205的宽度和隔膜204的厚度决定了后续形成的第二电极和第一电极203之间的垂直距离，决定了电容的初始电容值。具体的所述第二牺牲层205的宽度可以为
0.1～10微米。需要说明的是第二牺牲层还可以为其他合适的宽度。

[0067] 所述第二牺牲层205采用易于去除，并且相对于基底、第一电极、第二电极、第一密封层材料和第二密封层材料具有高刻蚀选择比的材料，后续在去除第二牺牲层205时，不会产生残留并且减少对基底、第一电极、第二电极、第一密封层的损伤。所述第一牺牲层或第二牺牲层的材料可以为底部抗反射涂层、多晶硅、无定形硅、无定形碳、SiN、SiON、SiCN、SiC、BN、SiCOH、BN或SiGe，本实施例中，所述第二牺牲层205的材料为底部抗反射涂层。

[0068] 本发明的电容式压力传感器的第一电极203和后续形成的第二电极均垂直于基底200的表面，相比于现有的平板电容的上电极和下电极均是平行于半导体基底的表面，本发明的第一电极203和第二电极占据的基底的表面面积较小，有利于可以提高器件的集成度。

[0069] 接着，请参考图7，形成覆盖所述第二牺牲层205和隔膜204表面的第二电极材料层206。

[0070] 所述第二电极材料层206后续用于形成电容式压力传感器的第二电极，

[0071] 所述第二电极材料层206可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或Wsi。第二电极材料层206的形成工艺可以为沉积或溅射。

[0072] 所述第二电极材料层206可以为单层或多层堆叠结构。

[0073] 本实施例中，第二电极材料层206为单层结构，第二电极材料层206的材料为TiN，形成第二电极材料层206的工艺为溅射，第二电极材料层206的厚度为0.1～10微米。

[0074] 接着，请参考图7，在所述第二电极材料层206上形成掩膜层207，所述掩膜层207中具有暴露第二电极材料层206部分表面的开口，所述开口包括横跨所述第一牺牲层202第二部分22的顶部和侧壁上的部分第二电极材料层206的第一开口208，以及位于基底200上环绕第二牺牲层的第二开口209，第一开口208和第二开口209相互贯穿。

[0075] 所述掩膜层207可以为光刻胶或硬掩膜层。本实施例中，所述掩膜层207材料为光刻胶，通过光刻和显影工艺在光刻胶中形成第一开口208和第二开口209。

[0076] 本实施例中，所述第一开口208暴露出第一牺牲层202第二部分22的顶部和侧壁上的部分第二电极材料层206的表面，后续形成的分立的第一子电极或第二子电极的部分位于第二牺牲层的侧壁表面，部分位于第一牺牲层202第二部分22的顶部上的隔膜表面和第二牺牲层的顶部表面。

[0077] 在本发明的其他实施例中所述第一开口208暴露出第一牺牲层202第二部分22的顶部上的全部第二电极材料层206的表面、以及第一牺牲层202第二部分22的侧壁上的部分第二电极材料层206的表面，续形成的分立的第一子电极或第二子电极的只位于第二牺牲层的侧壁表面。

[0078] 接着，请参考图9，刻蚀去除第一开口208和第二开口209底部暴露的第二电极材料层206（参考图8），在第二牺牲层205的侧壁上形成分立的第一子电极209a和第二子电极209b，第一子电极209a和第二子电极209b构成第二电极。

[0079] 去除第一开口208和第二开口209底部暴露的第二电极材料层206的工艺为干法或湿法刻蚀工艺。本发明实施例中，所述第二电极材料层206的材料为TiN，采用的含氯或含氟等离子刻蚀所述第二电极材料层206。去除第一开口208和第二开口209底部暴露的第二电极材料层206。

[0080] 所述第一子电极209a作为电容式压力传感器的第一电容的一个电极，所述第二子电极209b作为电容式压力传感器的第二电容的一个电极。

[0081] 本实施例中，所述第一子电极209a或第二子电极209b包括相连的第一部分、第二部分和第三部分，所述第一部分位于第二牺牲层205的侧壁表面，所述第二部分位于隔膜204的凸起部分两侧的基底200上，第三部分位于隔膜204的凸起部分的部分顶部表面和第二牺牲层205部分顶部表面，后续去除第二牺牲层205后，在第一子电极209a或第二子电极
209b之间会形成第一空腔，第一子电极209a或第二子电极209b与隔膜204的凸起部分的顶部表面会接触，使得整个电容具有较好的空间结构稳定性。

[0082] 本发明的其他实施例中，所述第一子电极209a或第二子电极209b只包括相连的第一部分和第二部分，所述第一部分位于第二牺牲层205的侧壁表面，所述第二部分位于隔膜204的凸起部分两侧的基底200上，后续去除第二牺牲层205后，在第一子电极209a或第二子电极209b之间会形成第一空腔后，第一子电极209a或第二子电极209b不会与隔膜204的凸起部分的顶部表面会接触，第一子电极209a或第二子电极209b与隔膜204的凸起部分是分离的，因此隔膜204的凸起部分在受到压力的时候发生向下或向上的变形时，隔膜只会带动第一电极发生变形，使得第一电极与第一子电极209a和第二子电极209b之间的垂直距离发生变形。

[0083] 接着，请参考图10，去除所述第二牺牲层205（参考图9），形成第一空腔210；去除所述掩膜层207（参考图9）

[0084] 本实施例中，所述第二牺牲层205的材料为底部抗反射涂层，采用含氧等离子体灰化去除所述第二牺牲层205。

[0085] 当所述掩膜层207的材料为光刻胶时，去除第二牺牲层205的过程中，可以同时去除所述掩膜层207。

[0086] 去除所述第二牺牲层205后，形成第一空腔210，第一空腔210使得第一电极203和第二电极隔开，并且提供了第一电极和隔膜204的凸起部分的变形的空间。

[0087] 最后，参考图11和图12，平坦化或刻蚀基底200的背面，曝露出刻蚀孔底部的第一牺牲层202；去除所述第一牺牲层202，形成第二空腔211；在基底200的背面形成密封所述第二空腔211底部开口的密封层212。

[0088] 本发明实施例中，通过对基底200进行减薄后，从隔膜204底部的方向去除第一牺牲层202，使得隔膜204的凸起部分保持完整性，从而使得隔膜保持较强的机械强度和能承受更大的压力，提高了电容式压力传感器的性能。

[0089] 平坦化基底200的背面的工艺为化学机械研磨，直至暴露出刻蚀孔底部的第一牺牲层202。

[0090] 在本发明的其他实施例中，也可以刻蚀基底的背面，形成第二刻蚀孔，第二刻蚀孔暴露出刻蚀孔底部的第一牺牲层202；通过第二刻蚀孔去除第一牺牲层202，形成第二空腔。

[0091] 第一牺牲层202的第二部分22去除后对应的形成第三空腔23，第一牺牲层202的第一部分21去除后为原先在基底200中形成的刻蚀孔201，第三空腔23和刻蚀孔201构成第二空腔211。

[0092] 本实施例中，所述第一牺牲层202的材料为无定形碳，采用含氨等离子体或含氧的等离子体灰化工艺去除所述第一牺牲层202。在本发明的其他实施例中，所述第一牺牲层的材料为其他材料时，可以采用合适的干法或湿法刻蚀工艺去除所述第一牺牲层。

[0093] 所述密封层212为致密的绝缘介质材料，比如：SiN、SiON、SiCN、SiC、BN或高分子树脂等。本发明实施例中，采用低压化学气相沉积工艺形成密封层212，使得第二空腔210中的环境保持低压。

[0094] 在本发明的其他实施例中，所述密封层212可以为硅衬底、氮化硅衬底或硅锗衬底，可以采用键合工艺使得密封层212与基底200的背面的键合在一起，从而封闭第二空腔211下端的开口。键合工艺可以为阳极键合、玻璃浆料键合和硅片直接键合、低温共晶键合，金属扩散（共熔晶）键合等。

[0095] 还包括：在所述基底200的其他区域形成控制电路和互连结构（图中未示出），第一子电极209a和第二子电极209b通过互连结构与控制电路相连。所述控制电路用于接收、处理并传送电容所输出的信号。本实施例中，可以在基底200的半导体衬底上形成控制电路；然后在半导体衬底上形成介质层，介质层和半导体衬底构成基底200；接着在介质层中制作电容式压力传感器；然后再介质层中制作互连结构，将电容式压力传感器与控制电路相邻接。

[0096] 在本发明的其他实施例中，还可以在第二基底（或第二半导体衬底）上形成控制电路，在电容式压力传感器形成之后，在基底100中形成通孔互连结构（互连结构），然后将具有电容式压力传感器的基底100和具有控制电路的基底堆叠，通过通孔互连结构（互连结构）将控制电路和电容式压力传感器电连接。

[0097] 本发明的电容式压力传感器的电容包括串联的第一电容和第二电容，第一电容包括第一子电极209a、第一空腔210、第一电极203与第一子电极209a相对的部分，第二电容包括第二子电极209b、第一空腔210、第一电极203与第二子电极209b相对的部分，第一电容和第二电容通过部分第一电极203相连，第一子电极209a和第二子电极209b通过互连结构与控制电路相连。相比于现有的平板电容构成的电容式压力传感器，本发明实施例的电容式压力传感器的灵敏度更高。

[0098] 隔膜204受到压力时，隔膜会向上或向下发生变形，使得第一电极203会向第二空腔211的方向收缩（或产生横向形变），第一电极110与第二电极（包括第一子电极209a和第二子电极209b）之间的距离发生变化，从而使得第一电容和第二电容的电容值发生变化，控制电路对接收的电容值信号进行处理，从而可以获得压力的大小。

[0099] 上述方法形成的一种电容式压力传感器，请参考图12，包括：

[0100] 基底200，位于基底200中且贯穿其厚度的刻蚀孔201；

[0101] 覆盖所述基底200和刻蚀孔201的隔膜204，并且刻蚀孔201上方的部分隔膜204向上凸起，向上凸起的隔膜与基底200之间具有第三空腔23，第三空腔23和刻蚀孔201构成第二空腔211；

[0102] 位于隔膜204的凸起部分内侧侧壁上的环形的第一电极203；

[0103] 位于隔膜204的凸起部分两侧基底200上的环绕所述第一电极203的第二电极，第二电极和凸起的隔膜204的凸起部分之间具有第一空腔210，第二电极包括分立的第一子电极209a和第二子电极209b。

[0104] 具体的，所述第三空腔23的高度为0.1～10微米，宽度为0.1～10000微米。

[0105] 第一空腔210的宽度为0.1～10微米。

[0106] 所述第三空腔23的宽度大于刻蚀孔201的宽度。

[0107] 所述第一子电极209a和第二子电极209b的正对表面积相等或不相等。

[0108] 所述基底200的其他区域或者第二基底上还具有控制电路和互连结构，第一子电极209a和第二子电极209b通过互连结构与控制电路相连。

[0109] 所述隔膜204的厚度为0.1～10微米。

[0110] 本实施例中，所述第一子电极209a或第二子电极209b包括相连的第一部分、第二部分和第三部分，所述第一部分位于隔膜204的凸起部分侧壁相对，第一部分和隔膜204的凸起部分之间为第一空腔210，所述第二部分位于隔膜204的凸起部分两侧的基底200上，第三部分位于隔膜204的凸起部分的部分顶部表面和第二牺牲层205部分顶部表面。

[0111] 本发明的其他实施例中，所述第一子电极209a或第二子电极209b只包括相连的第一部分和第二部分，所述第一部分位于隔膜204的凸起部分侧壁相对，第一部分和隔膜204的凸起部分之间为第一空腔210，所述第二部分位于隔膜204的凸起部分两侧的基底200上[0112] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。