缓冲电路以及用于缓冲电路的缓冲方法

摘要

本发明公开了一种缓冲电路以及用于缓冲电路的缓冲方法。所述缓冲电路包含电容以及缓冲组件。所述缓冲组件具有第一端点以及第二端点，所述第一端点电连接于所述电容。当所述缓冲组件操作在一第一导通模式时，充电电流会从所述第二端点经由所述缓冲组件而流向所述第一端点。当所述缓冲组件从所述第一导通模式切换至第二导通模式时，所述缓冲组件会产生从所述第一端点经由所述缓冲组件朝所述第二端点流动超过特定时间的放电电流，以使得在所述缓冲组件进入所述第二导通模式之后，在所述第二端点第一次出现的相对极大电压水平会小于所述第一端点的电压水平。所述缓冲电路在高速切换下具有反向电流恢复时间长的特性，降低高速切换下的功率损耗。

权利要求

1.一种缓冲电路，包含：

一电容；

所述缓冲电路的特征在于还包含：

一缓冲组件，具有一第一端点以及一第二端点，所述第一端点电连接于所述电容，其中当所述缓冲组件操作在一第一导通模式时，一充电电流会从所述第二端点经由所述缓冲组件而流向所述第一端点；当所述缓冲组件从所述第一导通模式切换至一第二导通模式时，所述缓冲组件会产生从所述第一端点经由所述缓冲组件朝所述第二端点流动超过一特定时间的一放电电流，以使得在所述缓冲组件进入所述第二导通模式之后，在所述第二端点第一次出现的一相对极大电压水平会小于所述第一端点的电压水平；

其中所述相对极大电压水平还小于所述第二端点在所述放电电流从所述第一端点流向所述第二端点并且到达一最小值时所具有的电压水平；以及所述缓冲组件包含：一电荷储存组件；

一第一转换电路，耦接于所述电荷储存组件以及电连接于所述第一端点与所述第二端点之间，用以于所述缓冲组件操作在所述第一导通模式时，将所述充电电流转换为电荷，并且将所转换的电荷储存在所述电荷储存组件；以及一第二转换电路，耦接于所述电荷储存组件以及电连接于所述第一端点与所述第二端点之间，用以于所述缓冲组件从所述第一导通模式切换至所述第二导通模式时，将储存在所述电荷储存组件的电荷进行转换以产生所述放电电流。

2.如权利要求1所述的缓冲电路，其特征在于，当所述缓冲组件操作在所述第一导通模式时，流经所述缓冲组件的所述充电电流会对所述电容进行充电；以及当所述缓冲组件操作在所述第二导通模式时，流经所述缓冲组件的所述放电电流会使所述电容进行放电。

3.如权利要求1所述的缓冲电路，其特征在于，当所述缓冲组件从所述第一导通模式切换至所述第二导通模式时，所述充电电流的大小会先减少为零，所述缓冲组件才会产生所述放电电流。

4.如权利要求3所述的缓冲电路，其特征在于，当所述缓冲组件从所述第一导通模式切换至所述第二导通模式时，所述第一转换电路会先将所述充电电流进行电荷转换直到所述充电电流的大小等于零，所述第二转换电路才会将储存在所述电荷储存组件的电荷进行转换以产生所述放电电流。

5.如权利要求1所述的缓冲电路，其特征在于，还包含：

一阻抗组件，并联耦接于所述电容，用以调节所述电容的电压降。

6.如权利要求1所述的缓冲电路，其特征在于，所述缓冲组件包含一NPN型双极性结型晶体管，所述NPN型双极性结型晶体管的发射极电连接所述第二端点，所述NPN型双极性结型晶体管的集电极电连接所述第一端点，以及所述NPN型双极性结型晶体管的基极与发射极彼此电连接。

7.如权利要求1所述的缓冲电路，其特征在于，所述缓冲组件包含一PNP型双极性结型晶体管，所述PNP型双极性结型晶体管的集电极电连接所述第二端点，所述PNP型双极性结型晶体管的发射极电连接所述第一端点，以及所述PNP型双极性结型晶体管的基极与发射极彼此电连接。

8.一种用于一缓冲电路的缓冲方法，其特征在于，包含：

当所述缓冲电路之中的一缓冲组件操作在一第一导通模式时，导通一充电电流以流经所述缓冲组件，其中所述缓冲组件的一第一端点电连接到所述缓冲电路之中的一电容，以及所述充电电流会从所述缓冲组件的一第二端点经由所述缓冲组件而流向所述第一端点；

以及

当所述缓冲组件从所述第一导通模式切换至一第二导通模式时，产生从所述第一端点经由所述缓冲组件朝所述第二端点流动超过一特定时间的一放电电流，以使得在所述缓冲组件进入所述第二导通模式之后，在所述第二端点第一次出现的一相对极大电压水平会小于所述第一端点的电压水平；

其中所述相对极大电压水平还小于所述第二端点在所述放电电流从所述第一端点流向所述第二端点并且到达一最小值时所具有的电压水平；导通所述充电电流以流经所述缓冲组件的步骤包含：于所述缓冲组件操作在所述第一导通模式时，将所述充电电流转换为电荷，并且将所转换的电荷储存在一电荷储存组件；以及产生从所述第一端点经由所述缓冲组件朝所述第二端点流动的所述放电电流的步骤包含：于所述缓冲组件从所述第一导通模式切换至所述第二导通模式时，将储存在所述电荷储存组件的电荷进行转换以产生所述放电电流。

说明书

缓冲电路以及用于缓冲电路的缓冲方法

技术领域

[0001] 本发明涉及一种缓冲电路，特别涉及一种在高速切换下仍具有恢复时间长的特性的缓冲电路及其相关的用于缓冲电路的缓冲方法。

背景技术

[0002] 图1绘示了现有的开关电源(switching power supply)的直流转直流变换器(反激式变换器)100，其中变压器TX1的漏感在关断开关Q1(即，一开关晶体管)时，会引起开关Q1两端的电压尖峰(spike)。直流转直流变换器100利用由多个电阻RX与R1、电容C1、二极管D1所组成的RCD缓冲电路(RCD snubber)102来减少瞬间切换的一次侧环流Id，其中电阻R1是可省略的组件。RCD缓冲电路102会通过二极管D1将一次侧环流Id充电到电容C1中。由于二极管D1的恢复时间/逆向电流时间(recovery time)过短，使得电容C1无法通过二极管D1完全放电，因此，需要在电容C1两端并联一泄流电阻(bleeder resistor)(即，电阻RX)来消耗一次侧环流Id，使开关Q1两端的电压恢复正常。然而，此种泄流电阻会增加能量的损耗，降低电源的转换效率。

[0003] 因此，需要一种创新的缓冲电路，其可应用到高速切换的电路并且可减少/避免不必要的功率损耗。

发明内容

[0004] 因此，本发明的目的之一在于公开一种在高速切换下仍具有恢复时间长的特性的缓冲电路及其相关的用于缓冲电路的缓冲方法，来解决上述问题。

[0005] 本发明的一实施例公开了一种缓冲电路。所述缓冲电路包含一电容以及一缓冲组件。所述缓冲组件具有一第一端点以及一第二端点，所述第一端点电连接于所述电容。当所述缓冲组件操作在一第一导通模式时，一充电电流会从所述第二端点经由所述缓冲组件而流向所述第一端点。当所述缓冲组件从所述第一导通模式切换至一第二导通模式时，所述缓冲组件会产生从所述第一端点经由所述缓冲组件朝所述第二端点流动超过一特定时间的一放电电流，以使得在所述缓冲组件进入所述第二导通模式之后，在所述第二端点第一次出现的一相对极大电压水平会小于所述第一端点的电压水平。

[0006] 本发明的另一实施例公开了一种用于一缓冲电路的缓冲方法。所述缓冲方法包含下列步骤：当所述缓冲电路之中的一缓冲组件操作在一第一导通模式时，导通一充电电流以流经所述缓冲组件，其中所述缓冲组件的一第一端点电连接到所述缓冲电路之中的一电容，以及所述充电电流会从所述缓冲组件的一第二端点经由所述缓冲组件而流向所述第一端点；以及当所述缓冲组件从所述第一导通模式切换至一第二导通模式时，产生从所述第一端点经由所述缓冲组件朝所述第二端点流动超过一特定时间的一放电电流，以使得在所述缓冲组件进入所述第二导通模式之后，在所述第二端点第一次出现的一相对极大电压水平会小于所述第一端点的电压水平。

[0007] 本发明所公开的缓冲电路/缓冲组件在高速切换下仍具有反向电流恢复时间长的特性，故可降低/消弭现有缓冲电路因为高速切换而产生的功率损耗。

附图说明

[0008] 图1是用来测试现有缓冲电路的电路架构的一实施例的示意图。

[0009] 图2是图1所示的电路架构的一信号波形图。

[0010] 图3是图1所示的电路架构的另一信号波形图。

[0011] 图4是图1所示的电路架构的另一信号波形图。

[0012] 图5是图1所示的电路架构的另一信号波形图。

[0013] 图6绘示了本发明缓冲电路的一实施例的示意图。

[0014] 图7绘示了图6所示的缓冲电路的一具体实施方式的示意图。

[0015] 图8绘示了以图7所示的电压源作为测试电源所涉及的信号波形图。

[0016] 图9绘示了图7所示的电压源先输出高电压再调降输出电压所涉及的信号波形图。

[0017] 图10绘示了图7所示的缓冲电路操作在稳态所涉及的信号波形图。

[0018] 图11绘示了图6所示的缓冲电路的另一具体实施方式的示意图。

[0019] 图12绘示了以图11所示的电压源作为测试电源所涉及的信号波形图。

[0020] 图13是本发明缓冲组件的一具体实施方式的示意图。

[0021] 图14是本发明改良现有用于个人计算机/服务器的电源的一实施例的示意图。

[0022] 图15是本发明改良现有用于个人计算机/服务器的电源的另一实施例的示意图。

[0023] 图16是本发明改良现有用于打印机的电源的一实施例的示意图。

[0024] 图17是本发明改良现有用于打印机的电源的另一实施例的示意图。

[0025] 图18是本发明改良现有用于适配器/充电器/机顶盒/照明装置的电源的一实施例的示意图。

[0026] 其中，附图标记说明如下：

[0027] 100、1600、1610、1700、1710、1800、 直流转直流变换器

[0028] 1810

[0029] 102                                RCD缓冲电路

[0030] 600、700                            缓冲电路

[0031] 620、720、1420、1520、1521、1620、 缓冲组件

[0032] 1621、1711、1820

[0033] 610、1411、1508、1509、1517-1519、 电容

[0034] 1607、1611、1703、1704、1713、1714、

[0035] 1801、1811、C1、C2、C6

[0036] 724                                第一转换电路

[0037] 728                                第二转换电路

[0038] 730                                开关电路

[0039] 740                                二次侧电路

[0040] 1400、1410                          待机电源变换电路

[0041] 1500、1510                          同步整流电路

[0042] 1401、1507、1601、1602               齐纳二极管

[0043] 1402、1501、1502、1606、1701、1720、 二极管

[0044] 1807、D1-D3、D6、D8、D11、D13-D16、

[0045] D18、D20、D21

[0046] 1404、1414、1503、1504、1513、1514、 开关

[0047] 1608、1808、1814、Q1

[0048] 1405、1415、1505、1515、1605、1615、 变压器

[0049] 1705、1715、1805、1815、TX1、TX2

[0050] 1412、1413、1511、1512、1603、1604、 电阻

[0051] 1612-1614、1702、1802-1804、1812、

[0052] 1813、R1、R8、RX

[0053] 1506、1516                          电感

[0054] 1806                               取心钻头

[0055] V1、V4                              电压源

[0056] V6、V7                              直流电源

[0057] TC、TD、N1、N2                       端点

[0058] H2                                 放大电路

[0059] F2、G2                              电流互感器

[0060] Q2                                 NPN型双极性结型晶体管

[0061] Q3                                 PNP型双极性结型晶体管

[0062] VO、VO’                       输出端

[0063] Id、Id’                       一次侧环流

[0064] Ia                             充电电流

[0065] Ib                             放电电流

[0066] VB                            输入电压

[0067] VOUT                           输出电压

[0068] Vj、Vc、Vds                    电压信号

[0069] VL、VS、VP、VL’、VS’、VP’、 电压水平

[0070] VL”、VS”、VP”

[0071] T                              时间常量

[0072] T1                             时间点

[0073] RD                             电阻区

具体实施方式

[0074] 为了实现可应用于高速切换且具有低能量损耗的缓冲电路，本发明首先对现有缓冲电路进行测试，以分析现有缓冲电路的电路特性，从而根据测试结果来公开一种用于缓冲电路的缓冲组件(buffer device)。进一步的说明如下。

[0075] 请再次参阅图1，其还绘示了本发明用来对现有缓冲电路进行测试的电路架构的一实施例的示意图。由图1可知，RCD缓冲电路102设置在包含变压器TX1、开关Q1、二极管D2以及电容C2的直流转直流变换器100的一次侧。由于本领域的技术人员应可了解直流转直流变换器100依据一控制信号SP(例如，脉冲宽度调制(pulse width modulation，PWM)信号)来将一输入电压VB变换为一输出电压VOUT的操作细节，故进一步的说明在此便不再赘述。图1所示的电路架构还包含一电压源V1以及一二极管D3，其中电压源V1可作为一测试电源，其可用来对端点TC施加电压以使RCD缓冲电路102进入非收敛模式(non-convergence mode)。在此实施例中，电压源V1的输出为400伏特(即，电压信号Vj＝400)、图1所示的二极管D1由恢复时间长的二极管(例如，型号为1N4007G的二极管)来实施，以及电阻RX(即，泄流电阻)由具有高电阻值(10百万欧(mega-ohm))的电阻来实施。

[0076] 请一并参阅图1与图2。图2是图1所示的端点TC的电压信号Vc、端点TD的电压信号Vds以及一次侧环流Id的信号波形图。由图2可知，一次侧环流Id顺流(由二极管D1流向电阻R1)与逆流(由电阻R1流向二极管D1)的时间都非常短，逆流的时间会小于2微秒(microsecond，μs)，例如：顺流的时间为40纳秒(nanosecond，ns)、逆流的时间为为40纳秒，使得端点TD在二极管D1截止(时间点T1)之后第一次出现的相对极大电压水平VP(反弹点)会大于端点TD在时间点T1的电压水平VL，甚至大于端点TC的电压水平VS，也就是说，RCD阻尼器102若使用高阻值的泄流电阻RX，由于二极管D1的逆流时间过短，电容C1无法完全放电，开关Q1两端的电压尖峰(电压信号Vds)就无法降低。另外，即使将图1所示的电压源V1的输出电压调降为0伏特的情形下(即，电压信号Vj＝0)，直流转直流变换器100的一次侧仍然会产生上述正回授现象(请参阅图3所示的信号波形图)。换言之，在短时间内改变电压信号Vc以使RCD缓冲电路102进入非收敛模式的情形下，二极管D1实际的恢复时间很短，使得直流转直流变换器100的一次侧会产生正回授。

[0077] 请一并参阅图1、图4与图5。图4是图1所示的电路架构的另一信号波形图，其中图1所示的电压源V1(电压信号Vj)先输出400伏特再输出0伏特，以及图1所示的电阻RX是由较低电阻值(100千欧(kilo-ohm))的电阻来实施。由图4所示的电压信号Vc的波形可知，电容C1可借助于电阻RX来缓和地放电，其放电时间常量是120微秒。当图1所示的RCD缓冲电路102操作在稳态时(请参阅图5所示的信号波形图)，一次侧环流Id逆流(由电阻R1流向二极管D1)的时间会比图2/图3所示的逆流的时间来得长。

[0078] 由上可知，现有的缓冲电路采用慢速二极管并无法有效抑制瞬间切换所造成的环流，而泄流电阻虽然可降低环流，却会增加能量损耗。基于上述观察，本发明公开了一种可以不具有泄流电阻却仍可有效抑制环流的缓冲电路。本发明所公开的缓冲电路包含一缓冲组件，其于高速切换下仍具有反向电流恢复时间长的特性，从而取代现有RCD缓冲电路之中的二极管。在将本发明所公开的缓冲组件应用于缓冲电路时，即便省略泄流电阻或使用高阻值的泄流电阻，仍可有效抑制一次侧环流以及降低开关Q1两端的电压尖峰。

[0079] 请参阅图6，其绘示了本发明缓冲电路的一实施例的示意图。缓冲电路600包含一电容610以及一缓冲组件620，其中缓冲组件620具有一端点N1以及一端点N2，端点N1电连接于电容610。缓冲电路600可用来取代现有的缓冲电路，举例来说(但本发明不限于此)，图1所示的RCD缓冲电路102可由缓冲电路600来取代，其中缓冲电路600可耦接于图1所示的输入电压VB与端点TD之间。缓冲组件620可操作在一第一导通模式以及一第二导通模式。在所述第一导通模式中，一充电电流Ia可从端点N2经由缓冲组件620而流向端点N1；当缓冲组件620从所述第一导通模式切换至所述第二导通模式时，缓冲组件620可产生一放电电流Ib，其中放电电流Ib可从端点N1经由缓冲组件620而流向端点N2超过一特定时间，以使得在缓冲组件620进入所述第二导通模式之后，在端点N2第一次出现的一相对极大电压水平会小于端点N1的电压水平。在一具体实施方式中，所述相对极大电压水平也可小于端点N2在放电电流Ib从端点N1流向端点N2并到达一最小值时所具有的电压水平。简言之，缓冲电路600可具有负回授的特性。

[0080] 举例来说，在将缓冲电路600应用于图1所示的电路架构的情形下(即，RCD缓冲电路102由缓冲电路600来取代)，电容610耦接于图1所示的输入电压VB与端点TC之间，端点N1耦接于端点TC，以及端点N2耦接于端点TD。当缓冲组件620操作在所述第一导通模式时(对应于图1所示的二极管D1具有顺向电流的情形)，流经缓冲组件620的充电电流Ia可对电容610进行充电；以及当缓冲组件620从所述第一导通模式切换至所述第二导通模式时(对应于图1所示的二极管D1具有逆向电流的情形)，流经缓冲组件620的放电电流Ib可使电容610进行放电。在此实施例中，当缓冲组件620从所述第一导通模式切换至所述第二导通模式时，充电电流Ia的大小可先减少为零，缓冲组件620才会产生放电电流Ib(对应于图1所示的二极管D1的电流由正转负的情形)。由于缓冲电路600具有负回授的特性，因此，便可避免电压信号Vds的电压水平高于电压信号Vc的电压水平的情形。

[0081] 图6所示的缓冲电路600是基于本发明概念的基本电路架构，因此，任何采用图6所示的电路架构的电路均落入本发明的范畴。为了便于理解本发明的技术特征，以下采用一具体实施方式来进一步说明本发明缓冲电路的细节，然而，基于图6所示的电路架构的其它电路实施也是可行的。请参阅图7，其绘示了图6所示的缓冲电路600的一具体实施方式的示意图。图7所示的电路架构是基于图1所示的电路架构，其中图1所示的RCD缓冲电路102、变压器TX1、开关Q1、电压源V1以及二极管D3可分别由图7所示的缓冲电路700、变压器TX2、开关电路730、电压源V4以及二极管D11来取代。另外，图7所示的二次侧电路740可包含一二极管与一电压源(未绘示于图7中)以实现图1所示的变压器TX1的二次侧电路的运作方式。然而，上述二次侧电路740的实施方式只是用来说明而已，并非用来作为本发明的限制。

[0082] 缓冲电路700是基于图6所示的缓冲电路600的架构，并且可包含一电容C7以及一缓冲组件720，其中缓冲组件720可用来实施图6所示的缓冲组件620，并且耦接于端点N1与端点N2之间。另外，缓冲电路700还可包含一电阻R8，其为可省略的组件。在此实施例中，缓冲组件720可包含一电荷储存组件(在此实施例中，由一电容C6来实现)、一第一转换电路724以及一第二转换电路728。第一转换电路724耦接于电容C6且电连接于端点N1与端点N2之间(或端点TC与端点TD之间)，用以于缓冲组件720操作在一第一导通模式时(即，一充电电流从端点N2流入缓冲组件720；一次侧环流Id’大于零)，将所述充电电流转换为电荷，并且将所转换的电荷储存在电容C6。举例来说(但本发明不限于此)，第一转换电路724可包含多个二极管D14、D15与D20、一直流电源V7以及一放大电路H2。在所述充电电流从端点N2流入二极管D20之后，放大电路H2的输出电流可对电容C6进行充电。

[0083] 第二转换电路728耦接于电容C6且电连接于端点N1与端点N2之间(或端点TC与端点TD之间)，用以于缓冲组件720从所述第一导通模式切换至一第二导通模式时(即，一放电电流从端点N2流出缓冲组件720；一次侧环流Id’小于零)，将储存在电容C6的电荷进行转换以产生所述放电电流。举例来说(但本发明不限于此)，第二转换电路728可包含多个二极管D6、D8、D13、D14、D16与D21、一直流电源V6、一电阻R7以及多个电流互感器(Current Transformer)F2与G2。在缓冲组件720从所述第一导通模式切换到所述第二导通模式之后，相对应的电流导通路径依序是电流互感器F2、电流互感器G2、二极管D13、二极管D8以及二极管D6。这样，储存在电容C6的电荷便可转换为所述放电电流，并且可延长所述放电电流从端点N1流向端点N2的时间。另外，在此实施例中，当缓冲组件720从所述第一导通模式切换到所述第二导通模式时，第一转换电路724会先将所述充电电流进行电荷转换直到所述充电电流的大小等于零，第二转换电路728才会将储存在电容C6的电荷进行转换以产生所述放电电流(即，一次侧环流Id’会由正转负)。

[0084] 开关电路730可包含多个电压源、多个二极管、多个电阻、多个电容及/或多个开关(未绘示于图7中)，以实现开关晶体管的运作方式。请注意，上述开关电路730的实施方式只是用来说明而已，并非用来作为本发明的限制。

[0085] 请一并参阅图7-图10。图8绘示了以图7所示的电压源V4作为测试电源所涉及的信号波形图，图9绘示了图7所示的电压源V4先输出高电压再调降输出电压所涉及的信号波形图，以及图10绘示了图7所示的缓冲电路700操作在稳态所涉及的信号波形图。由图8可知，由于一次侧环流Id’逆流的时间(放电电流的时间；即电容C6放电的时间)增加，故可使电压信号Vds的相对极大电压水平VP’小于电压信号Vc的电压水平VS’。另外，在此实施例中，相对极大电压水平VP’也会小于电压信号Vds在一次侧环流Id’具有最小值时的电压水平VL’。值得注意的是，一次侧环流Id’逆流的时间增加，相当于缓冲组件720提供了一电阻区RD。因此，电容C7便可借助于电阻区RD来缓和地放电(如图9所示的电压信号Vc的波形)，而电压信号Vds也因电容C7的放电而逐渐收敛，从而可使开关电路730两端(端点TD、接地端)的电压恢复正常。另外，图10所示的信号波形图与图5所示的信号波形图相似，其意味着本发明所公开的缓冲电路可以无需泄流电阻即可有效抑制因瞬间切换而产生的环流，故可降低/消弭高速切换所造成的功率损耗。

[0086] 请注意，以上所述缓冲组件的架构只是用来说明而已，并非用来作为本发明的限制。举例来说，本发明所公开的缓冲组件可由基极与发射极彼此电连接的双极性结型晶体管来实现。请参阅图11，其绘示了图6所示的缓冲电路600的另一具体实施方式的示意图。图11所示的电路架构是基于图1所示的电路架构，两者之间主要的差别在于图1所示的二极管D1由图11所示的NPN型双极性结型晶体管Q2来取代，而NPN型双极性结型晶体管Q2可用来实施图6所示的缓冲组件620。由图11可知，NPN型双极性结型晶体管Q2的发射极电连接端点TD，NPN型双极性结型晶体管Q2的集电极电连接端点TC，以及NPN型双极性结型晶体管Q2的基极与发射极彼此电连接。

[0087] 请参阅图12，其绘示了以图11所示的电压源V1作为测试电源所涉及的信号波形图。由图12可知，由于一次侧环流Id从NPN型双极性结型晶体管Q2的集电极流出时，NPN型双极性结型晶体管Q2可视为一电流源，故可延长一次侧环流Id逆流的时间，以使电压信号Vds的相对极大电压水平VP”小于电压信号Vc的电压水平VS”。另外，相对极大电压水平VP”也会小于电压信号Vds在一次侧环流Id具有最小值时的电压水平VL”。换言之，包含电容C1、电阻R1、电阻RX及NPN型双极性结型晶体管Q2的缓冲电路具有负回授的特性。

[0088] 值得注意的是，也可利用基极与发射极彼此电连接的PNP型双极性结型晶体管。请参阅图13，其为图6所示的缓冲组件620的一具体实施方式的示意图。在将PNP型双极性结型晶体管Q3取代图11所示的NPN型双极性结型晶体管Q2的情形下，PNP型双极性结型晶体管Q3的集电极电连接端点TD，以及PNP型双极性结型晶体管Q3的发射极电连接端点TC。

[0089] 请再次参阅图6。图6所示的缓冲电路600还可包含一阻抗组件(未绘示于图6中)，其中所述阻抗组件并联耦接于图6所示的电容610，用以调节电容610的电压。举例来说，在图11中，电阻RX并联于电容C1，并且可用来调节电容C1的电压降。然而，本领域的技术人员经由阅读第6-10图的相关说明之后，应可了解本发明所公开的缓冲电路在不需泄流电阻的情形下仍可有效抑制瞬间切换所产生的环流。

[0090] 图14-图18绘示了以本发明所公开的缓冲电路/缓冲组件来取代现有电路组件的多个实施例。为了便于理解本发明的技术特征，在图14-图18之中，本发明所公开的缓冲组件的电路符号以二极管的电路符号来表示，其中本发明所公开的缓冲组件的第一导通模式可对应于二极管的顺向导通模式，而本发明所公开的缓冲组件的第二导通模式可对应于二极管的反向导通模式。然而，本领域的技术人员经由阅读图1-图13的相关说明之后，应可了解本发明所公开的缓冲组件并非是现有的二极管，采用二极管的电路符号来表示只是方便说明而已。

[0091] 请先参阅图14，其为本发明改良现有用于个人计算机/服务器的电源(power supply unit)的一实施例的示意图。图14的左半部绘示了现有电源的待机电源变换电路1400的变压器一次侧的电路图，其中待机电源变换电路1400包含了一齐纳二极管1401、一二极管1402、一开关1404以及一变压器1405。图14的右半部绘示了本发明所公开的待机电源变换电路1410的变压器一次侧的电路图，其中待机电源变换电路1410包含一电容1411、多个电阻1412与1413、一开关1414、一变压器1415以及一缓冲组件1420(其可由图6所示的缓冲组件620来实现)。由电容1411、多个电阻1412与1413及缓冲组件1420所实施的缓冲电路，其可吸收待机电源变换电路1410在变压器一次侧的漏感在关断开关1414时所引起的开关1414两端电压浪涌(surge)，并且将电容1411所吸收的浪涌能量放电到电源输入端。也就是说，本实施例的缓冲电路可将浪涌能量回收再利用，因此本实施例的待机电源变换电路
1410相较于现有的待机电源变换电路1400可提升至少1％的转换效率。

[0092] 请参阅图15，其为本发明改良现有用于个人计算机/服务器的电源(power supply unit)的另一实施例的示意图。图15的左半部绘示了现有电源的直流转直流变换电路的变压器二次侧(位于变压器1505二次侧的同步整流电路1500)的电路图，其中同步整流电路1500包含了多个二极管1501与1502、多个开关1503与1504、一电感1506、一齐纳二极管
1507、多个电容1508与1509以及一输出端VO。图15的右半部绘示了本发明所公开的电源的变压器二次侧(位于变压器1515二次侧的同步整流电路1510)的电路图，其中同步整流电路
1510包含了多个电阻1511与1512、多个开关1513与1514、一电感1516、多个电容1517-1519、一输出端VO’以及多个缓冲组件1520与1521，其中多个缓冲组件1520与1521均可由图6所示的缓冲组件620来实现。由于本领域的技术人员经由阅读图1-图13的相关说明之后，应可了解由多个缓冲组件1520与1521、多个电阻1511与1512以及多个电容1517与1518所实现的缓冲电路利用多个缓冲组件1520与1521具有反向电流恢复时间长的特性可使电容的放电时间拉长，借此可减少同步整流电路1510的功率损耗。

[0093] 请参阅图16，其为本发明改良现有用于打印机的电源(power supply unit)的一实施例的示意图。图16的左半部绘示了现有电源的直流转直流变换电路1600的变压器一次侧的电路图，其中直流转直流变换电路1600包含了多个齐纳二极管1601与1602、多个电阻1603与1604、一变压器1605、一二极管1606、一电容1607以及一开关1608。图16的右半部绘示了本发明所公开的电源的直流转直流变换电路1610的变压器一次侧的电路图，其中直流转直流变换电路1610包含了一电容1611、多个电阻1612-1614、一变压器1615、多个缓冲组件1620与1621以及一开关1618，其中多个缓冲组件1620与1621均可由图6所示的缓冲组件
620来实现。直流转直流变换电路1610的工作原理与上述实施例相同/相似，也就是说，多个缓冲组件1620与1621及电容1611可用来吸收现有电源的直流转直流变换电路在变压器一次侧的漏感在关断开关时所引起的开关两端电压浪涌，并且将电容1611所吸收的浪涌能量放电至电源输入端。本实施例的缓冲电路可将浪涌能量回收再利用，因此本实施例的直流转直流变换电路1610相较于现有的直流转直流变换电路1600可提升至少0.5％的转换效率。

[0094] 请参阅图17，其为本发明改良现有用于打印机的电源(power supply unit)的另一实施例的示意图。图17的左半部绘示了现有电源的直流转直流变换电路1700的变压器二次侧的电路图，其中直流转直流变换电路1700包含了一二极管1701、一电阻1702、多个电容1703与1704、一变压器1705以及一输出端VO。图17的右半部绘示了本发明所公开的电源的直流转直流变换电路1710的变压器二次侧的电路图，其中直流转直流变换电路1710包含了一缓冲组件1711、一二极管1720、多个电容1713与1714、一变压器1715以及一输出端VO’，其中缓冲组件1711可由图6所示的缓冲组件620来实现。直流转直流变换电路1710的工作原理与上述实施例相同/相似。缓冲组件1711可用来提升直流转直流变换电路的转换效率至少
0.5％。

[0095] 请参阅图18，其为本发明改良现有用于适配器(adaptor)/充电器/机顶盒(set-top box)/照明装置的电源(power supply unit)的一实施例的示意图。图18的左半部绘示了现有电源的直流转直流变换电路1800的变压器一次侧的电路图，其中直流转直流变换电路1800包含了一电容1801、多个电阻1802-1804、一变压器1805、一取心钻头(core bit)1806、一二极管1807以及一开关1808。图18的右半部绘示了本发明所公开的电源的直流转直流变换电路1810的变压器一次侧的电路图，其中直流转直流变换电路1810包含了一电容
1811、多个电阻1812与1813、一开关1814、一变压器1815以及一缓冲组件1820，其中缓冲组件1820可由图6所示的缓冲组件620来实现。直流转直流变换电路1810的工作原理与上述实施例相同/相似。直流转直流变换电路1810的缓冲电路可吸收关断开关1814时所引起的开关1814两端电压浪涌能量，并且放电到电源输入端，因此本实施例的直流转直流变换电路
1810相较于现有的直流转直流变换电路1800可提升至少0.5％的转换效率，并且可降低电磁干扰(electromagnetic interference，EMI)。

[0096] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。