一种阵列基板、显示装置

摘要

本发明公开了一种显示装置，属于显示技术领域，解决了以解决VA液晶显示器中的TFT的源极和漏极易短路的技术问题。该阵列基板，包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主区域和从区域，所述主区域和所述从区域各设置有一个薄膜晶体管，其中，两个薄膜晶体管的源极相连且相连的源极呈直线型，漏极相互绝缘分开。本发明可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。

权利要求

1.一种阵列基板，其特征在于，包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主区域和从区域，所述主区域和所述从区域各设置有一个薄膜晶体管，其中，两个薄膜晶体管的源极相连且相连的源极呈直线型，漏极相互绝缘分开；

其中，薄膜晶体管的漏极为直线型，两个薄膜晶体管的漏极并排设置在源极的同一侧。

2.根据权利要求1所述的阵列基板，其特征在于，还包括纵横交错的栅线和数据线，两相邻的栅线和两相邻的数据线划分出一个子像素单元。

3.根据权利要求2所述的阵列基板，其特征在于，薄膜晶体管还包括栅极，栅极与栅线一体成型。

4.根据权利要求3所述的阵列基板，其特征在于，还包括连接数据线和源极的金属走线，金属走线位于栅线和栅极的对应区域内。

5.根据权利要求3所述的阵列基板，其特征在于，还包括连接数据线和源极的金属走线，金属走线位于栅线的对应区域内。

6.根据权利要求1所述的阵列基板，其特征在于，所述从区域和所述主区域的面积比为

6:4或5:5或4:6。

7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。

说明书

一种阵列基板、显示装置

技术领域

[0001] 本发明涉及显示技术领域，具体地说，涉及一种阵列基板、显示装置。

背景技术

[0002] 相较于传统的阴极射线管(Cathode Ray Tube，简称CRT)显示器，液晶显示器因具有轻巧超薄、低功耗、画面逼真无闪烁等诸多优点，已逐渐成为显示市场的主流发展方向。液晶显示器主要是利用液晶分子的光电效应，通过对液晶层施加电压以控制液晶层内液晶分子的偏转，从而控制背光源发出的光经过液晶层的多寡实现有选择性的明暗效果，达到显示图像的目的。

[0003] 然而，液晶显示器却存在色偏问题。由于液晶显示器是利用液晶实现显示，在不同的视角下，液晶分子的有效折射率也不相同，由此会引起透射光强的变化，具体表现为大视角下透光能力降低，大视角方向和正视角方向所表现的颜色不一致，即在正视角下观察到正常的图像但在大视角下却显示不正常，存在色偏。

[0004] 综上，目前广大厂商推出了垂直配向(Vertical Alignment，简称VA)液晶显示器，主区域和从区域对应的液晶分子的偏转角度不同，可解决色偏问题。具体的，如图1所示，VA液晶显示器的每一子像素单元1分为主区域11和从区域12，主区域11和从区域12各设置有一个薄膜晶体管2(Thin Film Transistor，简称TFT)，两个薄膜晶体管2的源极21相连，数据信号经由相连的源极31，同时进入主区域11和从区域12。为了使得主区域11和从区域12对应的液晶分子的偏转角度不同，每一子像素单元1内还设置有分压电容3，该分压电容3可降低从区域12的电位，从而降低从区域12驱动液晶分子的能力。

[0005] 如图1所示，现有技术中的主区域11和从区域12的薄膜晶体管2源极21均为弧线形，两源极2的连接点位于弧线形的顶端。发明人发现，在阵列基板的制备过程中，图1所示的源极21设置方式容易导致源极21和漏极22之间的区域曝光不充分，导致光刻胶残留。残留的光刻胶导致源极21和漏极22之间的区域刻蚀不充分，进而导致源极21和漏极22短路，提高了阵列基板的制备难度，同时影响液晶显示器的显示效果。

发明内容

[0006] 本发明的目的在于提供一种阵列基板、显示装置，以解决VA液晶显示器中的TFT的源极和漏极易短路的技术问题。

[0007] 本发明第一方面提供了一种阵列基板，该阵列基板包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主区域和从区域，所述主区域和所述从区域各设置有一个薄膜晶体管，其中，

[0008] 两个薄膜晶体管的源极相连且相连的源极呈直线型，漏极相互绝缘分开。

[0009] 进一步的，薄膜晶体管的漏极为弧线形，两个薄膜晶体管的漏极呈镜像对称、分别设置在源极的两端外。

[0010] 进一步的，薄膜晶体管的漏极为直线型，两个薄膜晶体管的漏极分别设置在源极的两侧，与源极平行。

[0011] 进一步的，薄膜晶体管的漏极为直线型，两个薄膜晶体管的漏极并排设置在源极的同一侧。

[0012] 进一步的，所述的阵列基板还包括纵横交错的栅线和数据线，两相邻的栅线和两相邻的数据线划分出一个子像素单元。

[0013] 进一步的，薄膜晶体管还包括栅极，栅极与栅线一体成型。

[0014] 进一步的，所述的阵列基板还包括连接数据线和源极的金属走线，金属走线位于栅线和栅极的对应区域内。

[0015] 进一步的，所述的阵列基板还包括连接数据线和源极的金属走线，金属走线位于栅线的对应区域内。

[0016] 进一步的，所述从区域和所述主区域的面积比为6:4或5:5或4:6。

[0017] 本发明带来了以下有益效果：本发明实施例提供了一种阵列基板，该阵列基板中的子像素单元包括主区域和从区域，主区域和从区域各设置有一个薄膜晶体管。其中，两个薄膜晶体管的源极相连且相连的源极呈直线型，漏极相互绝缘分开。本发明实施例提供的阵列基板上的两个薄膜晶体管的结构较为分散，使得源极和漏极的各处面积近似相等，可有效防止构图工艺过程中发生的光刻胶残留的现象。进而防止光刻胶残留带来的源极和漏极短路的不良结果，降低了阵列基板的制备难度，同时保证了显示装置的显示效果。

[0018] 本发明第二方面提供了一种显示装置，该显示装置包括上述的阵列基板。

[0019] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

[0020] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

[0021] 图1是现有技术的子像素单元的结构示意图；

[0022] 图2是适用于图1的薄膜晶体管的半透掩膜板的形状示意图；

[0023] 图3是图2的半透掩膜板的曝光后的显影效果示意图；

[0024] 图4是图3的A-A截面图；

[0025] 图5至图7是以图4为基础的制备流程示意图；

[0026] 图8至图11是本发明实施例中提供的薄膜晶体管的结构示意图。

[0027] 附图标记说明：

[0028] 1—子像素单元；        11—主区域；           12—从区域；

[0029] 2—薄膜晶体管；        21—源极；             22—漏极；

[0030] 23—有源层；           231—非晶硅层；        232—N型掺杂非晶硅层；

[0031] 24—栅极；             25—栅极绝缘层；       3—分压电容；

[0032] 4—半透掩膜板；        41—半透光区域；       42—不透光区域；

[0033] 5—衬底基板；          6—金属层；            7—光刻胶；

[0034] 71—完全去除区；       72—部分保留区；       73—完全保留区；

[0035] 8—数据线；            9—栅线；              10—金属走线。

具体实施方式

[0036] 以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

[0037] 本实施例中提供了一种阵列基板，包括呈阵列式设置的若干个子像素单元1，每个子像素单元1包括主区域11和从区域12，主区域11和从区域12各设置有一个薄膜晶体管2。

[0038] 其中，两个薄膜晶体管2的源极21相连且相连的源极21呈直线型，漏极22相互绝缘分开。

[0039] 具体的，目前的阵列基板通常是通过四道构图工艺制备而成的，其中薄膜晶体管2的有源层23、源极21和漏极22的图案是在同一道构图工艺中形成的，利用的是半透掩膜板4。现有技术中的阵列基板的有源层23、源极21和漏极22的图案可利用如图2所示的半透掩膜板4制成，该半透掩膜板4包括全透光区域、半透光区域41和不透光区域42。比较图2和图1可知，不透光区域42对应的源极21和漏极22，半透光区域41对应的源极21和漏极22之间的、暴露在外的有源层23。

[0040] 在阵列基板的衬底基板5上形成栅极24、栅极绝缘层25之后，在栅极绝缘层25之上依次形成非晶硅层231、N型掺杂非晶硅层232和金属层6，之后在金属层6之上通过涂覆形成光刻胶7。

[0041] 如图3所示，利用图2所示的半透掩膜板4对上述的结构进行曝光工艺。曝光工艺中，半透掩膜板4放置在待曝光结构的上方，光线自半透掩膜板4之上向待曝光结构射下，将半透掩膜板4的形状投影在待曝光结构上。

[0042] 之后，对曝光后的待曝光结构结构进行显影处理。如图3所示，半透掩膜板4的全透光区域对应的光刻胶7受到大量光照，显影处理后被完全去除，形成光刻胶7的完全去除区71；半透光区域41对应的光刻胶7受到部分光照，显影处理后部分被去除，形成厚度较小的部分保留区72；不透光区域42对应的光刻胶7未受到光照，显影处理后没有任何变化，形成厚度较大的完全保留区73。接下来，依次经过第一次湿法蚀刻、第一次干法蚀刻、第一次灰化工艺、第二次湿法蚀刻、第二次干法蚀刻工艺、第二次灰化工艺处理后，形成图1中所示的薄膜晶体管的结构。

[0043] 其中，部分光线的光路受到半透掩膜板4的不透光区域42的影响，将以衍射的形式透过半透掩膜板4、照射在待曝光结构上，衍射的光线在待曝光结构上的照射区域主要对应着所形成的部分保留区72。因此，曝光工艺后，由于图2中的不透光区域42中的B区域面积较大，导致透过位于B区域和漏极22之间的C区域的光线相对较少，少于半透光区域41的其他区域。结合图3和图4所示，可知C区域透过的光少于其他半透光区域41。将导致C区域对应的、部分保留区72中的C1区域在显影处理后，残留的光刻胶的厚度相对于部分保留区的其余部分而言较厚，大约多了0.08微米。如图5所示，为对图4所示的结构进行了第一次湿法蚀刻和第一次干法蚀刻之后的结构示意图。如图6所示，对图5所示的结构进行了第一次灰化工艺之后，部分保留区72的C1区域极有可能残留部分光刻胶7。导致残留的光刻胶覆盖的源极21和漏极22之间的金属层6未能够去除，最终形成如图7所示的结构，此时，薄膜晶体管2的源极21和漏极22短路。

[0044] 薄膜晶体管2的源极21和漏极22短路，使得该薄膜晶体管2不受控于栅极24施加的驱动信号，时刻接收来自数据线8的数据信号，导致该薄膜晶体管2对应的子像素单元1的显示异常，通常为亮点。更严重的是，由曝光工艺导致的薄膜晶体管2的源极21和漏极22短路的现象通常是成片存在，即液晶显示面板上出现由成片的亮点组成的亮斑，而亮斑不便于修复。显然，现有技术中的两薄膜晶体管2的源极21的图形易导致液晶显示面板的显示效果不理想，使得现有技术的阵列基板的生产成本较高。

[0045] 为了解决薄膜晶体管2的源极21和漏极22易短路的技术问题，本发明实施例采用了明显区别于图1所示的薄膜晶体管2的源级21和漏极22的图形，如下所示：

[0046] 例如，如图8所示，此时两个薄膜晶体管2的源极21相连且相连的源极21呈直线型，薄膜晶体管2的漏极22为弧线形，两个薄膜晶体管2的漏极22呈镜像对称、分别设置在源极1的两端外。图8中，两个薄膜晶体管2的源极21相连，并且薄膜晶体管2上的源极21和漏极22的图形各处大小相差不多，并不像图1所示的存在面积明显大于别处的部分。则在利用半透掩膜板4对该薄膜晶体管2的源极21、漏极22和有源层23等结构进行构图工艺时，半透光区域41各处透过的光线的强度几乎相等，使得在显影后所形成的部分保留区72的光刻胶7的厚度大致相等。则在进行第一次灰化工艺后，半透光区域41对应的光刻胶7可基本完全去除，不存在前文所说的光刻胶7残留的现象。之后的第二次刻蚀工艺可顺利进行，将源极21和漏极22完全分隔开来。

[0047] 另外，由于阵列基板上还包括纵横交错的栅线9和数据线8，两相邻的栅线9和两相邻的数据线8划分出一个子像素单元1。则为了保证薄膜晶体管2的有源层23可以受到栅极24上加载的栅极驱动信号的驱动，导通源极21和漏极22。如图8所示，两个薄膜晶体管2整体放置在栅极24之上，且栅极24与栅线9一体成型。

[0048] 同时，为了使得源极21和数据线8电连接，如图8所示，阵列基板上还设置有金属走线10。该金属走线10包括相互垂直的两部分、分别连接数据线8和源极21的两部分。连接数据线8的部分垂直于数据线8、平行于栅线9，而连接源极21的部分平行于数据线8、垂直于栅线9。在不改变栅线9和栅极24的宽度的前提下，该金属走线10部分位于栅线9和栅极21的对应区域之外，导致该子像素单元1的开口率稍微下降。

[0049] 为了提高子像素单元1的开口率，可基于图8所示的结构进行调整。如图9所示，在y方向上，将金属走线10以及两个薄膜晶体管2整体变窄，直至金属走线10以及两个薄膜晶体管2均可位于栅极24和栅线9的对应区域内。显然，图9所示的金属走线10不会影响子像素单元1的开口率。

[0050] 其中，在图9所示的结构中，薄膜晶体管2的沟道长度减小，由原先的4.5微米缩短为3微米。相应的，半透掩膜板4的解析度也需要减小，通常为3微米或更小。

[0051] 虽然图9结构有利于提高子像素单元1的开口率，但是沟道宽度的降低，可能导致沟道不良情况的出现，例如部分子像素单元1可能出现亮点。此时，可对这些亮点通过暗点化等方式修补，即利用焊接工艺将栅线9或栅极24与像素电极导通，提供像素电压强迫液晶旋转使得这些子像素单元1永远呈现暗点化状态。

[0052] 另外，如图10所示，本发明实施例还提供另一种明显区别于图8和图9所示的薄膜晶体管2的结构。具体的，图10中，薄膜晶体管2的漏极22为直线型，两个薄膜晶体管2的漏极22分别设置在源极21的两侧，与源极21平行。此时，金属走线10与源极21在同一直线上，位于栅线24的对应区域内。

[0053] 图10所示的设计中，有源层23的导电沟道的宽度可与现有技术或图8所示的结构一致，为4.5微米，可防止沟道宽度降低导致的一些不良情况的出现。同时，金属走线10和两个薄膜晶体管2均位于栅线9的对应区域内，可保证子像素单元1的开口率，进而保证该显示装置的显示效果。

[0054] 另外，还可针对图10所示的结构进行简单的变形，得到图11所示的结构。在图11所示的结构中，薄膜晶体管2的漏极22为直线型，两个薄膜晶体管2的漏极22并排设置在源极21的同一侧。图11所示的结构较图10所示的结构而言更紧凑，有利于缩小栅极24的区域，提高子像素单元1的开口率。

[0055] 需要说明的是，图8至图11中，处于同一平面的金属走线10、源极21和漏极22的间距应至少为3微米，以保证该子像素单元1的正常工作。

[0056] 在本发明实施例中，子像素单元的主区域和从区域的面积比可为6:4或5:5或4:6等常见的配比，也可根据实际情况进行选择、设置，本发明实施例对此不进行限定。

[0057] 综上，本发明实施例提供了一种阵列基板，该阵列基板中的子像素单元包括主区域和从区域，主区域和从区域各设置有一个薄膜晶体管。其中，两个薄膜晶体管的源极相连且相连的源极呈直线型，漏极相互绝缘分开。本发明实施例提供的阵列基板上的两个薄膜晶体管的结构较为分散，使得源极和漏极的各处面积近似相等，可有效防止构图工艺过程中发生的光刻胶残留的现象。进而防止光刻胶残留带来的源极和漏极短路的不良结果，降低了阵列基板的制备难度，同时保证了显示装置的显示效果。

[0058] 本实施例第二方面提供了一种显示装置，该显示装置包括上述的阵列基板，该显示装置可为液晶电视、液晶显示器、手机、平板电脑等显示装置。

[0059] 虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。