本发明涉及一种Si衬底GaN基肖特基势垒二极管器件三维互联技术，包括两个或两个以上的二极管，单个二极管包括从下至上排列的Si衬底层（1）、GaN外延层（2）、电极层，其中所述电极层的阴极（3）和阳极（4）相对、且间隔开地设置在GaN外延层（2）上，其特征在于：两个或者两个以上的二极管键合成上下叠装的层状结构、且上下相邻的两层二极管的接触面均由绝缘层（6）隔开，各层二极管的阴极和阳极分别排成一竖列；除位于最底层的二极管外，其上层的所有二极管和绝缘层由两竖向通孔贯穿，所述两竖向通孔分别位于对应各二极管的阴极（3）和阳极（4）的位置；所述两竖向通孔孔壁分别沉积有一绝缘层（6）；所述两竖向通孔（2、3）内沉积有联通各层二极管的对应电极的金属（7）。本发明可实现二极管之间的叠装。
1.一种Si衬底GaN基肖特基势垒二极管器件的三维互联结构，包括两个以上二极管，单个二极管包括从下至上排列的Si衬底层（1）、GaN外延层（2）、电极层，其中所述电极层的阴极（3）和阳极（4）相对、且间隔开地设置在GaN外延层（2）上，其特征在于：两个以上的二极管键合成上下叠装的层状结构、且上下相邻的两层二极管的接触面均由绝缘层（6）隔开，各层二极管的阴极和阳极分别排成一竖列；除位于最底层的二极管外，其上层的所有二极管和绝缘层由两竖向通孔贯穿，所述两竖向通孔分别位于对应各二极管的阴极（3）和阳极（4）的位置；所述两竖向通孔孔壁分别沉积有一绝缘层（6）；联通各层二极管的阴极（3）和阳极（4）的两个通孔沉积金属（7）。
2.根据权利要求1所述的Si衬底GaN基肖特基势垒二极管器件的三维互联结构，其特征在于：所述对应各二极管的阴极的竖向通孔内沉积的金属材料为Ti、W、Ni、Al或Cu。
3.一种Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其包括以下顺序的步骤：
S1、将一用作下层基础的二极管按照由下至上为Si衬底层（1）、GaN外延层（2）、电极层的正置，并在该二极管的电极层上方沉积一层绝缘层（6），以间隔开后续置于其上的二极管；
S2、将另一个二极管均以正置的方向与步骤S1的用作下层基础的二极管上下、左右和前后均对准并叠装在步骤S1中二极管上方的绝缘层（6）上，且使两层二极管的电极层的相互隔开的阴极（3）和阳极（4）分别排成两竖列；然后自位于上层的二极管的阴极和阳极的顶端分别往下刻蚀出穿透整个二极管与其下方绝缘层的竖向通孔，获得两个垂直Si通孔（TVS）；
S3、在经步骤S2刻蚀的位于上层的二极管的两个垂直Si通孔（TVS）的孔壁分别沉积绝缘层（6）；
S4、对经步骤S3沉积了绝缘层的位于上层二极管的两垂直Si通孔沉积金属（7），并使沉积在垂直Si通孔内的金属（7）溢出并覆盖在该上层二极管的电极的上方、且连通下层二极管的电极的顶端，实现上下相邻的两层二极管的电极连通。
4.根据权利要求3所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述步骤S4中对应二极管的阴极的垂直Si通孔内内沉积的金属为Ti、W、Ni 、Al或Cu。
5.根据权利要求4所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述步骤S4中，经步骤S3沉积了绝缘层的位于上层二极管的两垂直Si通孔沉积金属（7）时，使沉积在垂直Si通孔内的金属（7）溢出覆盖在该上层二极管上方、且连通下层二极管的电极的顶端，然后对覆盖在该上层二极管上方的金属进行帽层图形化，仅保留该上层二极管的电极的正上方的金属，实现上下相邻的两层二极管的电极连通。
6.根据权利要求5所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述步骤S3中对经步骤S2刻蚀的位于上层的二极管的两个垂直Si通孔（TVS）的内表面均沉积有绝缘层（6），然后去除孔壁以外的绝缘层（6）。
7.根据权利要求6所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：还包括采用CMP技术实现各层二极管之间的绝缘层、垂直Si通孔内的绝缘层和沉积在垂直Si通孔内的金属同步平坦化。
8.根据权利要求7所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述垂直Si通孔采用物理气相沉积法（PVD）、等离子体化学气相沉积法（PECVD）、原子层沉积法（ALD）或者磁控溅射法实现孔壁的绝缘层的沉积。
9.根据权利要求8所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述各层二极管之间的绝缘层和/或所述步骤S3中两个器件垂直Si通孔的绝缘层为SiO2、SiONx、SiNx、Al2O3、TiO2、HfO2、Ga2O3、AlHfOx、AlN、MgO、HfSiON中的任意一种或者几种组合。
10.根据权利要求9所述的Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其特征在于：所述各步骤中各层二极管之间的绝缘层通过低温CVD沉积；
所述各层二极管的垂直Si通孔采用基于离子化金属等离子体（IMP）的PVD技术沉积铜种子层金属；
采用深反应离子刻蚀技术以40的深宽比自上往下地进行垂直Si通孔刻蚀，首先采用Cl2或BCl3气体对GaN外延层进行刻蚀，然后采用SF6、SiF4或SiCl4中任一种气体对Si衬底进行刻蚀；
所述步骤S2中位于上层的二极管在叠装在下层基础的二极管前均经Si衬底减薄处理；
所述步骤S2中位于上层的二极管的Si衬底减薄至50μm；
所述步骤S2中对位于上层的二极管在的经减薄处理包括磨削、抛光、保护膜去除和划片膜粘贴，其中磨削方式为粗磨、细磨、蚀刻腐蚀或CMP技术；
还包括步骤S5去除各二极管的阴极3和阳极4之间的绝缘层部分；
将叠装后二极管器件中的位于上方的二极管作为新的下层基础，并重复步骤（1 4）一~
一种Si衬底GaN基肖特基势垒二极管器件的三维互联结构及
三维互联方法
技术领域
[0001] 本发明涉及一种Si衬底GaN基肖特基势垒二极管器件的三维互联结构及三维互联方法。
背景技术
[0002] 电子电力技术不断发展，稳压器、整流器、逆变器等电子器件在日常生活中应用越来越广泛，涉及高压供电、电能管理、工厂自动化和机动车能量分配管理等诸多领域。二极管和开关器件是这些应用领域中不可或缺的组成部分。近年来，具有高频、大电流、低功耗特性的肖特基二极管与PN结二极管等器件相比，以其独特的性能优势越来越引人注目。
[0003] GaN为代表的III-V族化合物半导体材料，具有宽禁带、高击穿电场强度、高热导率、高饱和电子漂移速度、异质结界面二维电子气浓度高等优异的材料性能，基于Si衬底GaN基肖特基二极管，与传统Si基功率器件相比具有开关速度快、损耗低、耐热温度高等优点，是下一代节能功率器件的理想替代品。
[0004] 然而现有的Si衬底GaN基肖特基二极管器件在商业化、实用化时的传统工艺采用二维封装技术，即多个Si衬底GaN基肖特基二极管单元在同一平面上排列成单层的矩阵，形成整体的器件，这样难以实现芯片的小型化和轻量化。
发明内容
[0005] 本发明要解决的技术问题，是提供一种Si衬底GaN基肖特基势垒二极管器件的三维互联结构及其三维互联方法。
[0006] 本发明要解决的第一个技术问题，可以采用以下的技术方案：一种Si衬底GaN基肖特基势垒二极管器件的三维互联结构，包括两个或两个以上的二极管，单个二极管包括从下至上排列的Si衬底层1、GaN外延层2、电极层，其中所述电极层的阴极3和阳极4相对、且间隔开地设置在GaN外延层2上，其特征在于：两个或者两个以上的二极管键合成上下叠装的层状结构、且上下相邻的两层二极管的接触面均由绝缘层6隔开，各层二极管的阴极和阳极分别排成一竖列；除位于最底层的二极管外，其上层的所有二极管和绝缘层由两竖向通孔贯穿，所述两竖向通孔分别位于对应各二极管的阴极3和阳极4的位置；所述两竖向通孔孔壁分别沉积有一绝缘层6；所述两竖向通孔2、3内沉积有联通各层二极管的对应电极的金属7。
[0007] 本发明要解决的第二个技术问题，可以采用以下的技术方案：一种Si衬底GaN基肖特基势垒二极管器件的三维互联方法，其包括以下顺序的步骤：
[0008] S1、将一用作下层基础的二极管按照由下至上为Si衬底层1、GaN外延层2、电极层的正置方向设置，并在该二极管的电极层上方沉积一层绝缘层6，以间隔开后续置于其上的二极管；
[0009] S2、将另一个二极管均以正置的方向与步骤S1的用作下层基础的二极管上下、左右和前后均对准并叠装在步骤S1中二极管上方的绝缘层6上，且使两层二极管的电极层的相互隔开的阴极3和阳极4分别排成两竖列；然后自位于上层的二极管的阴极和阳极的顶端分别往下刻蚀出穿透整个二极管与其下方绝缘层的竖向通孔，获得两个垂直Si通孔（TVS）；
[0010] S3、在经步骤S2刻蚀的位于上层的二极管的两个垂直Si通孔（TVS）的孔壁分别沉积绝缘层6；
[0011] S4、对经步骤S3沉积了绝缘层的位于上层二极管的两垂直Si通孔沉积金属7，并使沉积在垂直Si通孔内的金属7溢出并覆盖在该上层二极管的电极的上方、且连通下层二极管的电极的顶端，实现上下相邻的两层二极管的电极连通。
[0012] 由于对应二极管的阴极的竖向通孔内沉积的金属需与各层二极管的阴极形成低阻欧姆接触，因此在上述基础上，本发明所述步骤S4中对应二极管的阴极的垂直Si通孔内内沉积的金属为Ti、W、Ni 、Al或Cu；上述金属材料跟GaN材料的势垒高度小于0.3eV（势垒高度=金属功函数-半导体（GaN）功函数）；金属提电阻率低，其中Ti (40-70mWcm）,W(8~15mWcm),Ni(6.9mWcm)、Al(2.7-3.0mWcm), Cu(1.7-2.0mWcm)，可保证良好的导电性；容易与阴极形成低阻欧姆接触；与GaN和绝缘材料等有良好的粘附性；易于淀积和刻蚀，便于键合；性能稳定可靠；金属对台阶的覆盖率要好。
[0013] 其中所述步骤S4中，经步骤S3沉积了绝缘层的位于上层二极管的两垂直Si通孔沉积金属7时，使沉积在垂直Si通孔内的金属7溢出覆盖在该上层二极管上方、且连通下层二极管的电极的顶端，然后对覆盖在该上层二极管上方的金属进行帽层图形化，仅保留该上层二极管的电极的正上方的金属，实现上下相邻的两层二极管的电极连通。
[0014] 为适应目前的制造工艺，所述步骤S3中对经步骤S2刻蚀的位于上层的二极管的两个垂直Si通孔（TVS）的内表面均沉积有绝缘层6，然后去除孔壁以外的绝缘层6；以保证后续沉积在垂直Si通孔内的金属能够连通上下相邻的两层二极管的电极。
[0015] 本发明所述步骤S2将二极管均以正置的方向、±1.2um的精度与步骤（1）的作下层基础二极管1对准。
[0016] 在上述基础上，本发明还包括采用CMP技术实现各层二极管之间的绝缘层、垂直Si通孔内的绝缘层和沉积在垂直Si通孔内的金属同步平坦化，保证不同晶圆间的密实契合。
[0017] 本发明所述垂直Si通孔采用物理气相沉积法（PVD）、等离子体化学气相沉积法（PECVD）、原子层沉积法（ALD）或者磁控溅射法实现孔壁的绝缘层的沉积。
[0018] 在上述基础上，本发明所述各层二极管之间的绝缘层和/或所述步骤S3中两个器件垂直Si通孔的绝缘层为SiO2、SiONx、SiNx、Al2O3、TiO2、HfO2、Ga2O3、AlHfOx、AlN、MgO、HfSiON中的任意一种或者几种组合。上述的绝缘材料介电常数不小于3.9，这样可以在一定的等效氧化层厚度条件下，增加绝缘层厚度，减少绝缘层缺陷密度和电场，减小隧穿电流，保证器件性能；其次，可要保证大的绝缘层的带隙宽度，跟GaN的导带差大于1eV，较高带隙差是减小漏电的保证，减少热电子发射和隧穿几率；第三，绝缘层材料的击穿电场在10MV/cm，绝缘层可以承受的击穿电场越高；第四，绝缘层材料是非晶态的材料且制备技术成熟，多晶态材料，出现晶粒间隙，增加漏电通道，非晶态材料可以避免这个现象的发生，降低漏电流；而且成熟的制备技术更有利于实验研究的开展。第五，绝缘层材料本身缺陷少，致密度高，能够耐腐蚀，耐辐射，绝缘层材料也要能够抵抗相应的环境，第六，可保证该材料能在GaN系材料上生长成膜，得到较好的界面质量，高质量的界面是获得有效器件的关键。
[0019] 本发明所述各步骤中各层二极管之间的绝缘层通过低温CVD沉积。
[0020] 本发明所述各层二极管的垂直Si通孔采用基于离子化金属等离子体（IMP）的PVD技术沉积铜种子层金属。
[0021] 本发明采用深反应离子刻蚀技术进行垂直Si通孔刻蚀。
[0022] 在上述基础上，本发明采用深反应离子刻蚀技术以40的深宽比自上往下地进行垂直Si通孔刻蚀，首先采用Cl2或BCl3气体对GaN外延层进行刻蚀，然后采用SF6、SiF4或SiCl4中任一种气体对Si衬底进行刻蚀。
[0023] 本发明所述步骤S2中位于上层的二极管在叠装在下层基础的二极管前均经Si衬底减薄处理，以减少二极管单体的厚度，最终使整体的厚度最小化，可实现在相同高度的空间内叠装尽量多的二极管；同时未减薄的最初的作为作下层基础的二极管的Si衬底可保证整体的稳定性。
[0024] 本发明所述步骤S2中位于上层的二极管的Si衬底减薄至50μm。
[0025] 本发明所述步骤S2中对位于上层的二极管在的经减薄处理包括磨削、抛光、保护膜去除和划片膜粘贴，其中磨削方式为粗磨、细磨、蚀刻腐蚀或CMP技术。
[0026] 在上述基础上，本发明还包括步骤S5去除各二极管的阴极3和阳极4之间的绝缘层部分，以进一步减轻器件的封装重量，实现轻量化的目标。
[0027] 在上述基础上，将叠装后二极管器件中的位于上方的二极管作为新的下层基础，并重复步骤（1 4）一次或一次以上。~
[0028] 本发明提供的Si衬底GaN基肖特基势垒二极管器件相邻上下两二极管之间的绝缘层可隔离上下两二极管有效地防止漏电，同时沉积在竖向通孔内的金属连通各层二极管的对应电极，实现金属-金属键合，实现各层二极管均可导电。由于一个器件的厚度仅有1 2微~米，但其横向尺寸达到几个微米甚至几百个微米，现有的多个二极管器件同一平面上排列成单层的矩阵用金属联通相应的电极，那么互联金属的长度就很大（几十微米到几百微米），而本发明多个二极管叠装的结构，实现多个二极管在垂直方向互联，那么二极管之间互联金属的长度只是其自身厚度，互联金属越短，电流信号传输距离越短，信号延迟越少。
附图说明
[0029] 图1 10为本发明的Si衬底GaN基肖特基势垒二极管器件制造方法的各步骤所呈现~的竖向截面结构示意图。
具体实施方式
[0030] 本发明提供种Si衬底GaN基肖特基势垒二极管器件的制造方法，其包括以下顺序的步骤：
[0031] S1、如图1所示将一用作下层基础的二极管按照由下至上为Si衬底层1、GaN外延层2、电极层的正置方向设置，并在该二极管的电极层上方通过低温CVD沉积一层绝缘层6，以间隔开后续置于其上的二极管；
[0032] S2、如图2 3所示将另一个二极管均以正置的方向与步骤S1的用作下层基础的二~极管上下、左右和前后均对准并叠装在步骤S1中二极管上方的绝缘层6上，对准的精度为±
1.2um，且使两层二极管的电极层的相互隔开的阴极3和阳极4分别排成两竖列；然后自位于上层的二极管的阴极和阳极的顶端分别往下刻蚀出穿透整个二极管与其下方绝缘层的竖向通孔，获得如图4所示的两个垂直Si通孔（TVS）；垂直Si通孔（TVS）的刻蚀采用深反应离子刻蚀技术以40的深宽比进行，首先采用Cl2或BCl3气体对GaN外延层进行刻蚀，然后采用SF6、SiF4或SiCl4中任一种气体对Si衬底进行刻蚀；
[0033] S3、如图5所示采用物理气相沉积法（PVD）、等离子体化学气相沉积法（PECVD）、原子层沉积法（ALD）或者磁控溅射法在经步骤S2刻蚀的位于上层的二极管的两个垂直Si通孔（TVS）的内表面均沉积有绝缘层6，然后去除孔壁以外的绝缘层6，如图6所示；以保证后续沉积在垂直Si通孔内的金属能够连通上下相邻的两层二极管的电极。
[0034] S4、采用基于离子化金属等离子体（IMP）的PVD技术对经步骤S3沉积了绝缘层的位于上层二极管的两垂直Si通孔沉积金属7，使沉积在垂直Si通孔内的金属7如图7所示溢出覆盖在该上层二极管上方、且连通下层二极管的电极的顶端，然后对覆盖在该上层二极管上方的金属进行如图8所示帽层图形化，仅保留该上层二极管的电极的正上方的金属，实现上下相邻的两层二极管的电极连通。其中对应二极管的阴极的垂直Si通孔内沉积的金属为Ti、W、Ni 、Al或Cu。
[0035] S5、然后将各二极管的阴极3和阳极4之间的绝缘层部分去除，如图9所示。以进一步减轻器件的封装重量，实现轻量化的目标。
[0036] 在实际制造中，可根据实际要求将叠装后二极管器件中的位于上方的二极管作为新的下层基础，并重复步骤S1 S5一次或一次以上，如图所示的二极管器件为重复步骤S1~ ~S5一次获得的三层二极管叠装的结构。
[0037] 本制造方法还包括采用CMP技术实现各层二极管之间的绝缘层、垂直Si通孔内的绝缘层和沉积在垂直Si通孔内的金属同步平坦化，保证不同晶圆间的密实契合。
[0038] 本制造方法各层二极管之间的绝缘层和所述步骤S3中两个器件垂直Si通孔的绝缘层为SiO2、SiONx、SiNx、Al2O3、TiO2、HfO2、Ga2O3、AlHfOx、AlN、MgO、HfSiON中的任意一种或者几种组合。
[0039] 本制造方法步骤S2中位于上层的二极管在叠装在下层基础的二极管前均经Si衬底经包括磨削、抛光、保护膜去除和划片膜粘贴，其中磨削方式为粗磨、细磨、蚀刻腐蚀或CMP技术减薄至50μm。
