主动元件阵列基板与显示面板

摘要

本发明揭露一种主动元件阵列基板与显示面板。主动元件阵列基板包含基板、扫描线、数据线、第一薄膜晶体管、第一像素电极、黑色矩阵、色阻以及第一遮光金属层。数据线与扫描线交错设置。第一薄膜晶体管的栅极电性连接扫描线，且第一薄膜晶体管的源极电性连接数据线。第一像素电极电性连接第一薄膜晶体管的漏极。黑色矩阵部分覆盖第一薄膜晶体管。黑色矩阵与色阻之间具有交界处。第一遮光金属层不连接于扫描线，且第一遮光金属层在基板上的正投影与交界处在基板上的正投影至少部分重叠。

权利要求

1.一种主动元件阵列基板，其特征在于，包含：

一基板；

至少一扫描线，位于该基板上；

至少一数据线，位于该基板上，并与该扫描线交错设置；

至少一第一薄膜晶体管，位于该基板上，该第一薄膜晶体管的一栅极电性连接该扫描线，该第一薄膜晶体管的一源极电性连接该数据线；

至少一第一像素电极，位于该基板上，并电性连接该第一薄膜晶体管的一漏极；

至少一黑色矩阵，位于该基板上，并至少部分覆盖该第一薄膜晶体管；

至少一色阻，位于该基板上，该色阻与该黑色矩阵之间具有至少一交界处；以及至少一第一遮光金属层，位于该基板上，并且不连接于该扫描线，该第一遮光金属层在该基板上的正投影与该交界处在该基板上的正投影至少部分重叠；

其中，该第一遮光金属层与该扫描线共同属于同一图案化金属层，并且该第一遮光金属层具有浮动电位。

2.根据权利要求1所述的主动元件阵列基板，其特征在于，该第一遮光金属层与该扫描线之间具有至少一间隙；以及还包含：

一第二遮光金属层，该第二遮光金属层在该基板上的正投影与该间隙在该基板上的正投影至少部分重叠。

3.根据权利要求2所述的主动元件阵列基板，其特征在于，该第二遮光金属层与该数据线共同属于同一图案化金属层，且该第二遮光金属层具有浮动电位。

4.根据权利要求2所述的主动元件阵列基板，其特征在于，该间隙在该基板上的正投影与该交界处在该基板上的正投影至少部分重叠。

5.根据权利要求2所述的主动元件阵列基板，其特征在于，该第一像素电极在该基板上的正投影与该第二遮光金属层在该基板上的正投影至少部分重叠。

6.根据权利要求1所述的主动元件阵列基板，其特征在于，该第一像素电极在该基板上的正投影与该第一遮光金属层在该基板上的正投影至少部分重叠。

7.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：一储存电容；以及

一储存电容走线，电性连接该第一薄膜晶体管的该漏极与该储存电容的一极，该储存电容走线在该基板上的正投影与该扫描线在该基板上的正投影分开。

8.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：一储存电容；以及

一储存电容走线，电性连接该第一薄膜晶体管的该漏极与该储存电容的一极，该储存电容走线在该基板上的正投影与该第一遮光金属层在该基板上的正投影至少部分重叠。

9.根据权利要求1所述的主动元件阵列基板，其特征在于，该黑色矩阵的材质包含树脂材料。

10.根据权利要求9所述的主动元件阵列基板，其特征在于，该第一像素电极定义一第一显示区，位于两相邻的该些数据线间的该黑色矩阵定义一遮蔽区，该第一显示区与该遮蔽区共同形成一像素区，依据垂直于该基板的方向，该像素区具有一像素区面积，该遮蔽区具有一遮蔽区面积，该遮蔽区面积占该像素区面积的比例为5％至45％。

11.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：至少一光阻间隔物，位于该基板上，该光阻间隔物的材质与该黑色矩阵的材质相同，且该光阻间隔物的高度较该黑色矩阵的高度高。

12.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：至少一绝缘层，至少部分覆盖该第一薄膜晶体管，该绝缘层具有至少一第一贯孔于其中，该第一贯孔暴露至少部分的该第一薄膜晶体管的该漏极，该第一像素电极透过该第一贯孔，电性连接该第一薄膜晶体管的该漏极，其中该第一薄膜晶体管的中心与该第一贯孔的中心的连成一直线，且该直线与该数据线的长度方向相夹的角度80度至100度之间。

13.根据权利要求1所述的主动元件阵列基板，其特征在于，还包含：至少一第二薄膜晶体管，位于该基板上；

至少一第二像素电极，位于该基板上，并电性连接该第二薄膜晶体管的一漏极；以及至少一绝缘层，至少部分覆盖该第一薄膜晶体管与该第二薄膜晶体管，该绝缘层具有至少一第一贯孔与至少一第二贯孔于其中，该第一贯孔暴露至少部分的该第一薄膜晶体管的该漏极，该第一像素电极透过该第一贯孔，电性连接该第一薄膜晶体管的该漏极，该第二贯孔暴露至少部分的该第二薄膜晶体管的该漏极，该第二像素电极透过该第二贯孔，电性连接该第二薄膜晶体管的该漏极，该第一贯孔的中心与该第二贯孔的中心的连成一直线，实质通过该第一薄膜晶体管与该第二薄膜晶体管其中至少一者，并且该第一贯孔的中心与该第二贯孔的中心的连成的该直线与该数据线的长度方向相夹80度至100度之间。

14.根据权利要求13所述的主动元件阵列基板，其特征在于，该黑色矩阵至少覆盖该第一薄膜晶体管、该第二薄膜晶体管、该第一贯孔与该第二贯孔。

15.根据权利要求13所述的主动元件阵列基板，其特征在于，该黑色矩阵位于该第一像素电极与该二像素电极之间。

16.根据权利要求13所述的主动元件阵列基板，其特征在于，该第二薄膜晶体管的一栅极电性连接该扫描线，该第二薄膜晶体管的一源极电性连接该数据线。

17.一种显示面板，其特征在于，包含：

如权利要求1～16中任一项所述的主动元件阵列基板；

一对向基板，相对该主动元件阵列基板设置；以及

一显示介质，位于该主动元件阵列基板与该对向基板之间，且该显示介质直接接触该黑色矩阵。

说明书

主动元件阵列基板与显示面板

技术领域

[0001] 本发明是有关于一种主动元件阵列基板与显示面板。

背景技术

[0002] 液晶显示器(Liquid Crystal Display,LCD)为目前平面显示器的主流，其可利用液晶分子的介电异方性与导电异方性，于外加电场时使液晶分子排列状态转换，使得液晶薄膜产生各种光电效应。

[0003] 液晶显示器的显示面板是由两片基板叠合而成，并于两片基板之间灌注液晶。两片基板上可分别形成对应的电极，用以控制液晶分子的转向以及排列。一般而言，液晶显示器的显示面板，可由一片薄膜晶体管阵列基板以及一片彩色滤光片基板组成，并且以间隔物定义两片基板之间的距离，以于两片基板之间灌注液晶。

[0004] 目前，为了提高液晶显示器的品质，发展出了彩色滤光片于阵列基板(Color filter On Array,COA)的显示面板以及黑色矩阵于阵列基板(Black Matrix On Array or Black Photo Spacer On Array,BOA)的显示面板。其中，BOA结构的显示面板通过将色阻(或者说，彩色滤光片)以及黑色矩阵整合在阵列基板上，可降低两片基板之间对位不准确的情况，进而提高液晶显示器的开口率。因此，BOA结构的显示面板逐渐成为液晶显示器发展的明日之星。

[0005] 然而，在目前BOA结构的显示面板中，黑色矩阵与色阻之间的交界处可能会产生不必要的透光，故需要在此交界处加入额外设计抵制透光。

发明内容

[0006] 因此，本发明的一目的是提供一种主动元件阵列基板，以解决上述问题。

[0007] 根据本发明的一实施方式，主动元件阵列基板包含基板、至少一扫描线、至少一数据线、至少一第一薄膜晶体管、至少一第一像素电极、至少一黑色矩阵、至少一色阻以及至少一第一遮光金属层。扫描线位于基板上。数据线位于基板上，且数据线与扫描线交错设置。第一薄膜晶体管位于基板上，第一薄膜晶体管的栅极电性连接扫描线，且第一薄膜晶体管的源极电性连接数据线。第一像素电极位于基板上，并电性连接第一薄膜晶体管的漏极。黑色矩阵位于基板上，并至少部分覆盖第一薄膜晶体管。色阻位于基板上，且黑色矩阵与色阻之间具有至少一交界处。第一遮光金属层位于基板上，并且不连接于扫描线。第一遮光金属层在基板上的正投影与交界处在基板上的正投影至少部分重叠。

[0008] 在本发明一或多个实施方式中，上述第一遮光金属层与扫描线共同属于同一图案化金属层，并且第一遮光金属层具有浮动电位。

[0009] 在本发明一或多个实施方式中，上述第一遮光金属层与扫描线之间具有至少一间隙。并且上述主动元件阵列基板还包含第二遮光金属层。此第二遮光金属层在基板上的正投影与间隙在基板上的正投影至少部分重叠。

[0010] 在本发明一或多个实施方式中，上述第二遮光金属层与数据线共同属于同一图案化金属层，且第二遮光金属层具有浮动电位。

[0011] 在本发明一或多个实施方式中，上述间隙在基板上的正投影与交界处在基板上的正投影至少部分重叠。

[0012] 在本发明一或多个实施方式中，上述第一像素电极在基板上的正投影与第二遮光金属层在基板上的正投影至少部分重叠。

[0013] 在本发明一或多个实施方式中，上述第一像素电极在基板上的正投影与第一遮光金属层在基板上的正投影至少部分重叠。

[0014] 在本发明一或多个实施方式中，上述主动元件阵列基板还包含储存电容以及储存电容走线。储存电容走线电性连接第一薄膜晶体管的漏极与储存电容的一极，储存电容走线在基板上的正投影与扫描线在基板上的正投影分开。

[0015] 在本发明一或多个实施方式中，上述主动元件阵列基板还包含储存电容以及储存电容走线。储存电容走线电性连接第一薄膜晶体管的漏极与储存电容的一极，储存电容走线在基板上的正投影与扫描线在基板上的正投影重叠。

[0016] 在本发明一或多个实施方式中，上述黑色矩阵的材质包含树脂材料。

[0017] 在本发明一或多个实施方式中，在垂直于上述基板的方向上，扫描线与两相邻的数据线交错的区域定义出像素面积，且黑色矩阵具有黑色矩阵面积，其中黑色矩阵面积占像素面积的比例为约5％至约45％。

[0018] 在本发明一或多个实施方式中，上述主动元件阵列基板还包含至少一光阻间隔物。光阻间隔物位于基板上，且光阻间隔物的材质与黑色矩阵的材质相同，光阻间隔物的高度较黑色矩阵的高度高。

[0019] 在本发明一或多个实施方式中，上述主动元件阵列基板还包含至少一绝缘层。绝缘层至少部分覆盖第一薄膜晶体管，且绝缘层具有至少一第一贯孔于其中。第一贯孔暴露至少部分的第一薄膜晶体管的漏极，第一像素电极透过第一贯孔，电性连接第一薄膜晶体管的漏极，其中第一薄膜晶体管的中心与第一贯孔的中心的连成一直线，直线与数据线的长度方向相夹的角度约80度至约100度之间。

[0020] 在本发明一或多个实施方式中，上述主动元件阵列基板还包含至少一第二薄膜晶体管、至少一第二像素电极以及至少一绝缘层。第二薄膜晶体管以及第二像素电极位于基板上，其中第二像素电极电性连接第二薄膜晶体管的漏极。绝缘层至少部分覆盖第一薄膜晶体管与第二薄膜晶体管，且绝缘层具有至少一第一贯孔与至少一第二贯孔于其中。第一贯孔暴露至少部分的第一薄膜晶体管的漏极，第一像素电极透过第一贯孔电性连接第一薄膜晶体管的漏极，第二贯孔暴露至少部分的第二薄膜晶体管的漏极，且第二像素电极透过第二贯孔电性连接第二薄膜晶体管的漏极。第一贯孔的中心与第二贯孔的中心的连成的直线，实质通过第一薄膜晶体管与第二薄膜晶体管其中至少一者，并且第一贯孔的中心与第二贯孔的中心的连成的直线与数据线的长度方向相夹的角度约80度至约100度之间。

[0021] 在本发明一或多个实施方式中，上述黑色矩阵至少覆盖第一薄膜晶体管、第二薄膜晶体管、第一贯孔与第二贯孔。

[0022] 在本发明一或多个实施方式中，上述黑色矩阵位于第一像素电极与二像素电极之间。

[0023] 在本发明一或多个实施方式中，上述第二薄膜晶体管的栅极电性连接扫描线，上述第二薄膜晶体管的源极电性连接数据线。

[0024] 在本发明一或多个实施方式中，上述第一遮光金属层与数据线共同属于同一图案化金属层，且第一遮光金属层具有浮动电位。

[0025] 本发明的另一目的是提供一种应用上述主动元件阵列基板的显示面板。

[0026] 根据本发明的一实施方式，显示面板包含上述的主动元件阵列基板、对向基板以及显示介质。对向基板相对主动元件阵列基板设置。显示介质位于主动元件阵列基板与对向基板之间，且显示介质直接接触上述的黑色矩阵。

[0027] 综上所述，本发明的一或多个实施方式通过将第一遮光金属层设置于黑色矩阵与色阻之间的交界处，借此遮蔽可能产生的漏光。此外，由于第一遮光金属层不连接于扫描线，因此将不会因为与其他走线产生过大的寄生电容，造成像素电极的馈通电压(Feed-through Voltage)过大，影响穿透率与液晶效率，并造成大视角漏光以及影像残留(imaging sticking)等等光学瑕疵。

附图说明

[0028] 为让本发明及其优点更明显易懂，所附附图的说明参考如下：

[0029] 图1是绘示本发明第一实施方式的主动元件阵列基板的局部俯视图；

[0030] 图2是绘示沿着图1的局部放大图；

[0031] 图3是绘示沿着图2的线段3的剖面图；

[0032] 图4是绘示沿着图2的线段4的剖面图；

[0033] 图5是绘示图2中的线段I与线段II的剖面图；

[0034] 图6为沿着图2的线段a、线段b与线段c的剖面图；

[0035] 图7是绘示图2中线段Ⅲ与线段Ⅳ的剖面图；

[0036] 图8是绘示本发明一实施方式的显示面板的剖面示意图；

[0037] 图9是绘示本发明第二实施方式的主动元件阵列基板上的局部上视图；

[0038] 图10是绘示图9的局部放大图；

[0039] 图11是绘示沿着图9的线段I’、II’的剖面图。

具体实施方式

[0040] 以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。此外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。

[0041] 关于本文中所使用的“约”、“大约”或“大致”，一般是指数值的误差或范围于百分之二十以内，较好地是于百分之十以内，更佳地是于百分之五以内。文中若无明确说明，所提及的数值皆视为近似值，即具有如“约”、“大约”或“大致”所表示的误差或范围。

[0042] 请参考图1至图4，图1是绘示本发明第一实施方式的主动元件阵列基板100的局部俯视图，图2是绘示图1的局部放大图，图3是绘示沿着图2的线段3的剖面图，图4是绘示沿着图2的线段4的剖面图。如图1至图4所示，主动元件阵列基板100包含基板110、扫描线SL、数据线DL、第一薄膜晶体管T1、第一像素电极161、黑色矩阵130、色阻120以及第一遮光金属层140，其中扫描线SL、数据线DL、第一薄膜晶体管T1、第一像素电极161、黑色矩阵130、色阻
120以及第一遮光金属层140皆位于基板110上。

[0043] 请继续参考第1至4图，数据线DL与扫描线SL交错设置。第一薄膜晶体管T1包含栅极G、源极S1、漏极D1、通道层CH以及栅介电层GD。栅极G位于基板110上。栅介电层GD覆盖栅极G与基板110。通道层CH位于栅介电层GD上。源极S1与漏极D1分别至少部分位于通道层CH，且彼此分开。第一薄膜晶体管T1的栅极G电性连接扫描线SL；源极S1电性连接数据线DL；漏极D1电性连接第一像素电极161。黑色矩阵130覆盖第一薄膜晶体管T1。黑色矩阵130与色阻120之间具有交界处125。此交界处125大致为黑色矩阵130与色阻120重叠的区域，或者是大致为黑色矩阵130与色阻120之间间隔的区域。在本实施方式中，第一遮光金属层140不连接扫描线SL，且第一遮光金属层140在基板110上的正投影B1与交界处125在基板110上的正投影B2相互重叠。因此，即使黑色矩阵130在制造的过程中有误差，导致黑色矩阵130与色阻
120之间的交界处125产生隆起或凹陷，交界处125因为有第一遮光金属层140遮挡的关系，所以也不会有漏光的情形发生。

[0044] 请继续参考第1至4图，在部分实施方式中，主动元件阵列基板100还包含第二薄膜晶体管T2与第二像素电极162，其中第二薄膜晶体管T2与第二像素电极162皆位于基板110上，且两个像素电极由同一条数据线DL所控制。第二薄膜晶体管T2包含栅极G、源极S2、漏极D2、通道层CH以及栅介电层GD。栅极G位于基板110上。栅介电层GD覆盖栅极G与基板110。通道层CH位于栅介电层GD上。源极S2与漏极D2分别至少部分位于通道层CH，且彼此分开。第二薄膜晶体管T2的栅极G电性连接扫描线SL；源极S2电性连接数据线DL；漏极D2电性连接第二像素电极162。在本实施方式中，第一薄膜晶体管T1与第二薄膜晶体管T2可共用同一个栅极G、栅介电层GD以及通道层CH。并且，第一薄膜晶体管T1与第二薄膜晶体管T2可为底部栅极型薄膜晶体管，但本发明不以此为限。

[0045] 请参考图3与图4，本实施方式的主动元件阵列基板100还包含第一绝缘层170与第二绝缘层180。第一绝缘层170可覆盖第一薄膜晶体管T1与第二薄膜晶体管T2。第二绝缘层180可直接及/或间接覆盖在第一绝缘层170上。如图3所示，在第一薄膜晶体管T1与第二薄膜晶体管T2所在的区域，第二绝缘层180可直接覆盖在第一绝缘层170上。如图4所示，在色阻120所在的区域，色阻120可位于第一绝缘层170与第二绝缘层180之间，使得第二绝缘层
180间接覆盖在第一绝缘层170上。第一像素电极161与第二像素电极162可位于第二绝缘层
180上。

[0046] 请参考图3，第一绝缘层170与第二绝缘层180可覆盖第一薄膜晶体管T1与第二薄膜晶体管T2。第一绝缘层170与第二绝缘层180可具有第一贯孔TH1与第二贯孔TH2于其中，其中第一贯孔TH1暴露部分的第一薄膜晶体管T1的漏极D1。第一像素电极161可透过第一贯孔TH1电性连接第一薄膜晶体管T1的漏极D1。类似地，第二贯孔TH2暴露部分第二薄膜晶体管T2的漏极D2。第二像素电极162可透过第二贯孔TH2电性连接第二薄膜晶体管T2的漏极D2。

[0047] 图5是绘示沿着图2的线段I、II的剖面图。如图5所示，在线段I的剖面位置上，黑色矩阵130因为制程误差的关系形成于部分的第一像素电极161上，导致在黑色矩阵130与色阻120之间的交界处125产生地形上的隆起，这个隆起将使得交界处125的液晶分子不规则倾斜。类似地，在线段II的剖面位置上，黑色矩阵130因为制程误差的关系而与第二像素电极162之间产生地形上的凹陷，这个凹陷同样会使得交界处125的液晶分子不规则倾斜。这些不规则倾斜的液晶分子容易导致漏光的情形发生。因此，在本实施方式中，通过将第一遮光金属层140在基板110上的正投影B1与交界处125在基板110上的正投影B2至少部分重叠，可以防止上述因为地形而导致的漏光。

[0048] 更进一步而言，在本实施方式中，在线段I与线段II的剖面位置上，第一遮光金属层140在基板110上的正投影B1同时与色阻120在基板110上的正投影B3以及黑色矩阵130在基板110上的正投影B4至少部分重叠。因此，不论是在线段I与线段II的剖面位置上，第一遮光金属层140皆可遮挡住交界处125所可能产生的漏光。

[0049] 在本实施方式中，第一遮光金属层140与扫描线SL可共同属于同一个图案化金属层。更具体而言，第一遮光金属层140、扫描线SL以及栅极G可为同一道制程所形成，且第一遮光金属层140、扫描线SL以及栅极G的材质可为任何导体，例如：钛、钼、铬、铱、铝、铜、银、金或上述的任意组合。

[0050] 接着，请一并参考图2、图6与图7，其中图6是绘示沿着图2的线段a、线段b与线段c的剖面图，并且线段a、b以及c所在的位置大致为前述实施方式的交界处125的区域，图7是绘示图2中线段Ⅲ与线段Ⅳ的剖面图，并且图7中在线段Ⅲ、Ⅳ的剖面位置上，黑色矩阵130因为制程误差的关系导致交界处125的地形具有隆起或凹陷。如图所示，第一遮光金属层140与扫描线SL为同一道制程所形成，然而第一遮光金属层140并不连接扫描线SL。亦即，第一遮光金属层140与扫描线SL之间具有间隙A。此间隙A在基板110上的正投影B6与交界处
125在基板110上的正投影B2部分重叠。因此，如果在间隙A以及交界处125所在的区域的黑色矩阵130有制程误差，导致地形上的隆起或凹陷，也有可能导致漏光的情形发生。

[0051] 所幸，如图6与图7所示，在部分实施方式中，主动元件阵列基板100还包含第二遮光金属层150，且第二遮光金属层150在基板110上的正投影B5与间隙A在基板110上的正投影B6至少部分重叠。同时，第二遮光金属层150在基板110上的正投影B5亦与交界处125在基板110上的正投影B2至少部分重叠。因此，第二遮光金属层150可避免第一遮光金属层140与扫描线SL之间的间隙A漏光。亦即，第二遮光金属层150可防止间隙A与交界处125重叠的部分漏光。

[0052] 在部分实施例中，第二遮光金属层150与数据线DL可共同属于同一图案化金属层。换言之，第二遮光金属层150、数据线DL、源极S1、S2以及漏极D1、D2可为同一道制程所形成，且第二遮光金属层150、数据线DL、源极S1、S2以及漏极D1、D2的材质可为任何导体，例如：
钛、钼、铬、铱、铝、铜、银、金或上述的任意组合。

[0053] 需说明的是，上述实施方式的附图中，在黑色矩阵130与色阻120之间的交界处125虽绘示有两个不同的遮光金属层来防止交界处125漏光，但应了解的是，在部分实施方式中，主动元件阵列基板100的交界处125也可以只通过一个遮光金属层来防止交界处125漏光。举例而言，主动元件阵列基板100可包含与扫描线SL和数据线DL均不同层的第三遮光金属层。第三遮光金属层的位置相当于第一遮光金属层140与第二遮光金属层150所涵盖的位置。如此一来，第三遮光金属层也可以达到防止交界处125漏光的功效。

[0054] 接着，请继续参考图2、图6与图7。如图所示，第一遮光金属层140并不连接扫描线SL，且亦没有与数据线DL或其他的金属走线连接。换言的，第一遮光金属层140具有浮动电位。类似地，第二遮光金属层150并不连接数据线DL，且亦没有与扫描线SL或其他金属走线连接。亦即，第二遮光金属层150具有浮动电位。如此一来，可避免第一遮光金属层140与第二遮光金属层150与其他走线之间产生过大的寄生电容，造成馈通电压(Feed-through Voltage)过大，影响主动元件阵列基板100的穿透率。

[0055] 更进一步言之，请一并参考图1与图2。如图所示，在本实施方式中，主动元件阵列基板100还包含有第一、第二储存电容Cst1、Cst2、第一、第二储存电容走线C1、C2、第一、第二共通电极Com1、Com2、第三薄膜晶体管T3以及共享栅极线S-gate。第三薄膜晶体管T3包含栅极G’、源极S3以及漏极D3，其中第三薄膜晶体管T3的栅极G’电性连接共享栅极线S-gate。第一储存电容走线C1电性连接第一薄膜晶体管T1的漏极D1与第一储存电容Cst1的一极
191，使得第一储存电容Cst1的一极191与第一共通电极Com1形成第一储存电容Cst1。第二储存电容走线C2电性连接第二薄膜晶体管T2的漏极D2与第三薄膜晶体管T3的源极S3，且第三薄膜晶体管T3的漏极D3电性连接与第二储存电容Cst2的一极192，使得第二储存电容Cst2的一极192与第二共通电极Com2形成第二储存电容Cst2。

[0056] 第一、第二储存电容走线C1、C2与扫描线SL相互分开不重叠，以避免扫描线SL与第一、第二储存电容走线C1、C2之间产生过大的寄生电容，影响主动元件阵列基板100的穿透率。然而，由于第一、第二储存电容走线C1、C2会通过黑色矩阵130与色阻120之间的交界处125，因此第一、第二储存电容走线C1、C2将无可避免地与第一遮光金属层140至少部分重叠。所幸，因为第一遮光金属层140本身具有浮动电位，所以即便第一、第二储存电容走线C1、C2与第一遮光金属层140重叠，两者之间也不会产生过大的寄生电容。因此，在本实施方式中，第一遮光金属层140的设置除了可遮蔽漏光外，第一遮光金属层140与第一、第二储存电容走线C1、C2之间的寄生电容亦几乎不会影响主动元件阵列基板100的穿透率。

[0057] 此外，请一并参考图1至图7，在本实施方式中，因为第一、第二像素电极161、162需分别透过第一、第二贯孔TH1、TH2连接至漏极D1、D2，所以第一、第二像素电极161、162将无可避免地通过交界处125。在本实施方式中，第一、第二像素电极161、162同时与第一遮光金属层140以及第二遮光金属层150部分重叠。所幸，因为第一遮光金属层140与第二遮光金属层150本身具有浮动电位，因此即便第一遮光金属层140以及第二遮光金属层150与第一、第二像素电极161、162重叠，第一遮光金属层140以及第二遮光金属层150也不会造成馈通电压过大，影响主动元件阵列基板100的穿透率。

[0058] 此外，在部分实施方式中，第一遮光金属层140与扫描线SL之间虽具有间隙A。但若间隙A过于接近，扫描线SL可能会大幅度的影响或改变第一遮光金属层140的浮动电位，进而造成馈通电压过大，影响主动元件阵列基板100的穿透率或产生光学瑕疵。因此，第一遮光金属层140与扫描线SL之间的间隙A的大小至少约为3.5毫米。如此一来，可避免扫描线SL对第一遮光金属层140之间的电容耦合效应使得第一遮光金属层140的浮动电压不稳或大幅度地改变，而影响主动元件阵列基板100的穿透率或产生光学瑕疵。

[0059] 在本实施方式中，上述的基板110的材质可例如为玻璃、塑胶等透光材质。上述色阻120可为蓝色色阻、红色色阻或绿色色阻。上述的扫描线SL、栅极G、数据线DL、源极S1、S2以及漏极D1、D2的材质可为任何导体，例如：钛、钼、铬、铱、铝、铜、银、金或上述的任意组合，其形成方式可为薄膜、微影及蚀刻制程。更具体地说，本段所述的薄膜制程可为物理气相沉积法，例如溅镀法。

[0060] 上述的栅介电层GD的材质可为任何介电材料，例如：氮化硅、氧化硅、氮氧化硅或上述的任意组合，其形成方式可为薄膜、微影及蚀刻制程。

[0061] 上述通道层CH的材质可为任何半导体材料，例如：非晶硅、复晶硅、单晶硅、氧化物半导体(oxide semiconductor)或上述的任意组合。

[0062] 上述的第一像素电极161与第二像素电极162的材质可为任何透明导电材料，例如：氧化铟锡、氧化铟锌、氧化锌铝或上述任意的组合，其形成方式可为薄膜、微影及蚀刻制程。

[0063] 上述的第一绝缘层170与第二绝缘层180的材质可为任何无机介电材料，例如：氮化硅、氧化硅、氮氧化硅或上述的任意组合。

[0064] 上述黑色矩阵130与色阻120皆可整合在同一个基板110上，亦即为黑色矩阵于阵列基板(Black Matrix On Array,BOA)的结构，其中在BOA结构中，黑色矩阵130的材质可例如包含树脂材料。

[0065] 值得注意的是，上述黑色矩阵130的材质在紫外线固化的过程中，可能会产生如二氧化碳的气泡。在部分实施方式中，可额外将绝缘层覆盖在黑色矩阵130上，以避免固化黑色矩阵130所产生的气泡影响液晶显示器的制造合格率。然而，在另外一些实施方式中，为了更进一步简化制程步骤，黑色矩阵130与光阻间隔物将均形成于基板110上，而因为黑色矩阵130与光阻间隔物的高度落差太大，所以无法形成绝缘层覆盖黑色矩阵130与光阻间隔物。因此，在此种制程步骤中，若黑色矩阵130的面积过大，将可能会导致过多的二氧化碳气泡冒出于黑色矩阵130外，进而降低液晶显示器的制造合格率。因此，以下实施方式将更进一步揭露一种能够降低黑色矩阵130面积的设计。

[0066] 接着，请回到图1与图2，在本实施方式中，第一贯孔TH1的中心与第二贯孔TH2的中心所连成的直线L，实质上通过第一薄膜晶体管T1与第二薄膜晶体管T2。并且，第一贯孔TH1的中心与第二贯孔TH2的中心所连成的直线L与数据线DL的长度方向X相夹的角度θ约80度与100度之间。亦即，第一贯孔TH1、第一薄膜晶体管T1、第二薄膜晶体管T2以及第二贯孔TH2实质上排列于同一直线L或同一方向上，并且此直线L或此方向与数据线DL的长度方向X相夹一角度θ。在本实施方式中，相夹的角度θ实质上为90度。

[0067] 更具体而言，以本实施方式单一像素具有两个像素电极为例。第一像素电极161与第二像素电极162分别定义第一显示区R1与第二显示区R2。位于两相邻的数据线DL之间的黑色矩阵130(绘示于图2～4以及图6～7)可定义一遮蔽区PC。如图1所示，遮蔽区PC可位于第一显示区R1与第二显示区R2之间。由于黑色矩阵130主要是用来覆盖第一贯孔TH1、第一薄膜晶体管T1、第二薄膜晶体管T2以及第二贯孔TH2，因此若第一贯孔TH1、第一薄膜晶体管T1、第二薄膜晶体管T2以及第二贯孔TH2所占的面积变小，被黑色矩阵130所遮蔽的遮蔽区PC的面积也会变小。

[0068] 在部分实施方式中，第一贯孔TH1、第一薄膜晶体管T1、第二薄膜晶体管T2以及第二贯孔TH2可近乎成直线排列，且当此直线L与数据线DL的长度方向X相夹的角度θ约为90度时，遮蔽区PC将可缩小。同时，覆盖遮蔽区PC的黑色矩阵130也可以随之缩小。如此一来，除了可以使得液晶显示器的穿透率增加外，更可通过缩小黑色矩阵130的面积，使得黑色矩阵130在固化形成的过程中，不会产过多的二氧化碳气泡，影响液晶显示面板的制造合格率。

[0069] 应了解的是，上述实施方式虽以遮蔽区PC设置于第一显示区R1与第二显示区R2之间为例，但应了解的是，在其他实施方式中，遮蔽区PC亦可只设置于第一显示区R1的一侧，并远离第二显示区R2，或者只设置于第二显示区R2的一侧，并远离第一显示区R1。更进一步言之，只要第一贯孔TH1的中心与第二贯孔TH2的中心所连成的直线L，实质上通过第一薄膜晶体管T1与第二薄膜晶体管T2，并且与数据线DL的长度方向X相夹的角度θ约80度与100度之间，皆可达到缩小黑色矩阵130的功效，以防止黑色矩阵130固化过程中过多的气泡冒出，同时又可增加显示器开口率。

[0070] 此外，上述实施方式的第一显示区R1与第二显示区R2中，第一显示区R1一般又可称为主要分区(Main region)。第二显示区R2一般又可称为次要分区(Sub-region)。换言之，定义第一显示区R1的第一像素电极161可为主像素电极(main pixel electrode)。定义第二显示区R2的第二像素电极162可为次像素电极(sub pixel electrode)。但应了解的是，本发明不限于上述形式。在其他实施方式中，主动元件阵列基板100的像素也可以不分区，或者说仅具有单一薄膜晶体管与单一像素电极。若以只具有第一像素电极161为例，则第一薄膜晶体管T1的中心与第一贯孔TH1的中心的连成的直线L实质上与数据线DL的长度方向X相夹的角度θ约80度至约100度之间。举例而言，若第一薄膜晶体管T1的中心与第一贯孔TH1的中心连成的直线L与数据线DL的长度方向X相夹的角度θ约为90度时，第一薄膜晶体管T1的中心与第一贯孔TH1的中心连成的直线L与扫描线SL实质上平行。此时，第一薄膜晶体管T1与第一贯孔TH1在第一像素电极161的一侧所占据的面积较少，进而覆盖第一薄膜晶体管T1与第一贯孔TH1所需的黑色矩阵130的面积也较小，可防止黑色矩阵130固化过程中过多的气泡冒出，同时又可增加主动元件阵列基板100的穿透率。

[0071] 换句话说，由上述实施方式可知，若第一薄膜晶体管T1的中心与第一贯孔TH1的中心的连成的直线L与数据线DL的长度方向X相夹的角度θ在80度与100度之外时，或者是第一贯孔TH1的中心与第二贯孔TH2的中心所连成的直线L与数据线DL的长度方向X相夹的角度θ在80度与100度之外时，黑色矩阵130所占据的面积可能会过大，导致黑色矩阵130在形成的过程中产生气泡，进而使得液晶显示器的制造合格率降低。更具体而言，若两相邻的数据线DL之间，涵盖第一显示区R1、第二显示区R2与遮蔽区PC的区域为像素区P。依据垂直于基板110的方向，此像素区P具有像素区面积，在像素区P内的黑色矩阵130具有一黑色矩阵面积。
在部分实施方式中，黑色矩阵面积占像素区面积的比例为约5％至约45％。反过来说，当黑色矩阵面积占像素区面积的比例超过45％。此时，就可能会有过多的二氧化碳气泡冒出于黑色矩阵130，导致液晶显示器的制造合格率降低。

[0072] 图8绘示应用第一实施方式的显示面板300的剖面示意图，剖面位置包含图4的剖面位置以及图1中的线段Ⅴ。如图8所示，显示面板300包含主动元件阵列基板100、对向基板320与显示介质310。对向基板320相对主动元件阵列基板100设置。对向基板320可设置有共通电极Com，且共通电极Com面对主动元件阵列基板100。显示介质310夹设于主动元件阵列基板100与对向基板320之间。在一实施方式中，显示介质310可例如为液晶层，对向基板320上的共通电极Com以及主动元件阵列基板100上的第一、第二像素电极161、162之间可产生电场，以控制液晶层中的液晶分子的转向与排列。

[0073] 更进一步而言，在线段Ⅴ的剖面位置上，主动元件阵列基板100可还包含光阻间隔物PS。光阻间隔物PS位于基板110上，且光阻间隔物PS的材质与黑色矩阵130的材质相同。在本实施方式中，光阻间隔物PS位于第三薄膜晶体管T3上方。此外，光阻间隔物PS的高度较黑色矩阵130的高度高，借以界定出主动元件阵列基板100与对向基板320之间的距离，使得显示介质310可灌注于主动元件阵列基板100与对向基板320之间。

[0074] 具体而言，图8的显示面板300可为黑色矩阵于阵列基板(BOA)结构的显示面板。亦即，色阻120、黑色矩阵130以及光阻间隔物PS皆整合于主动元件阵列基板100上，且显示介质310直接接触黑色矩阵130。并且，当黑色矩阵130占整个像素区P的面积约5％至约45％之间时，黑色矩阵130在固化的过程中将不会形成显著的气泡进入显示介质310中，影响显示面板300的制造合格率。应了解的是，本实施方式的显示面板300虽以第一实施方式的主动元件阵列基板100为例，但其他实施方式的主动元件阵列基板也可应用于本实施方式的显示面板300中。

[0075] 请一并参考图9至图11，图9是绘示本发明第二实施方式的主动元件阵列基板200的局部上视图，图10是绘示图9的局部放大图，图11是绘示沿着图9的线段I’、II’的剖面图。如图9至图11所示，主动元件阵列基板200包含基板210、扫描线SL’、两数据线DL’、DL”、第一薄膜晶体管T1’、第二薄膜晶体管T2’、第一像素电极261、第二像素电极262、黑色矩阵230、色阻220、遮光金属层250、栅介电层GD’、通道层CH’、第一绝缘层270以及第二绝缘层280，其中扫描线SL’、两数据线DL’、DL”、第一薄膜晶体管T1’、第二薄膜晶体管T2’、第一像素电极
261、第二像素电极262、黑色矩阵230、色阻220、遮光金属层250、栅介电层GD’、通道层CH’、第一绝缘层270以及第二绝缘层280皆位于基板210上。

[0076] 本实施方式与第一实施方式其中的一个不同的地方在于，本实施方式中的第一薄膜晶体管T1’与第二薄膜晶体管T2’可分别由两条不同的数据线线DL’、DL”所控制。此外，本实施方式的第一贯孔TH1’以及第二贯孔TH2’位于第一薄膜晶体管T1’与第二薄膜晶体管T2’之间。第一薄膜晶体管T1’可透过第一贯孔TH1’电性连接第一像素电极261。第二薄膜晶体管T2’可透过第二贯孔TH2’电性连接第二像素电极262。如此一来，本实施方式可通过两条数据线DL’、DL”，并透过第一薄膜晶体管T1’以及第二薄膜晶体管T2’分别控制第一像素电极261以及第二像素电极262的电位。

[0077] 请继续参考图9至图11，本实施方式与第一实施方式另外一个不同在于，本实施方式可以只具有一个遮光金属层250，且遮光金属层250并不连接扫描线SL’，且亦没有与数据线DL’、DL”或其他的金属走线连接。换言的，遮光金属层250具有浮动电位。如此一来，可避免遮光金属层250与其他走线之间产生过大的寄生电容，造成馈通电压(Feed-through Voltage)过大，影响主动元件阵列基板100的穿透率。此外，如图11所示，在本实施方式中，遮光金属层250在基板210上的正投影B7与交界处225在基板210上的正投影B8相互重叠。因此，即使黑色矩阵230在制造的过程中有误差，导致黑色矩阵230与色阻220之间的交界处225产生隆起或凹陷，交界处225因为有遮光金属层250遮挡的关系，所以也不会有漏光的情形发生。

[0078] 在本实施方式中，遮光金属层250与数据线DL’、DL”可共同属于同一个图案化金属层。更具体而言，遮光金属层250与数据线DL’、DL”可为同一道制程所形成，且遮光金属层250与数据线DL’、DL”的材质可为任何导体，例如：钛、钼、铬、铱、铝、铜、银、金或上述的任意组合。

[0079] 综上所述，根据本发明的一或多个实施方式，主动元件阵列基板以及应用此主动元件阵列基板的显示面板将其中的主动元件沿一直线排列，例如将至少一薄膜晶体管与至少一贯孔沿一直线排列，借此缩小主动元件所占据的面积，进而减少黑色矩阵所需遮蔽的面积，因而提高显示面板的开口率，并避免黑色矩阵在固化过程中产生太多的气泡。此外，通过将第一遮光金属与第二遮光金属设置于黑色矩阵与色阻的交界处，除了可避免黑色矩阵与色阻的交界处漏光外，由于第一遮光金属与第二遮光金属具有浮动电位，因此将不会其他走线产生过大的寄生电容，造成像素电极的馈通电压过大，影响开口率。

[0080] 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。