一种多DMD拼接的曝光系统及方法

摘要

本发明涉及DMD器件成像曝光领域，一种多DMD拼接的曝光系统和方法，该系统包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。本发明的方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。通过本发明方法，能够精确控制曝光时间以及9个DMD同步曝光，保证了微镜像素曝光时间的一致性和曝光的精度。

权利要求

1.一种多DMD拼接的曝光系统，其特征在于：包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光,所述核心控制板包括电源管理模块、USB3.0接口、FPGA模块和高速并行接口，所述电源管理模块为USB3.0接口、FPGA模块和高速并行接口供电，所述USB3.0接口通过USB线缆与主机连接，所述USB3.0接口还通过并行接口与FPGA模块连接，并实时将接收到的子图像发送至FPGA模块，FPGA模块将子图像存储至FIFO缓存，FPGA模块从FIFO缓存中读出数据，通过高速并行接口传输至DMD驱动板。

2.根据权利要求1所述的一种多DMD拼接的曝光系统，其特征在于：所述DMD驱动板包括FPGA核心驱动模块、DMD芯片和DAD芯片，所述FPGA核心驱动模块与DMD芯片和DAD芯片连接，DAD芯片与DMD芯片连接，FPGA核心驱动模块接收高速并行接口发送的子图像，并缓存在FIFO中，通过FPGA编写的DAD芯片和DMD芯片驱动状态机控制图像数据写入DMD，实现子图像曝光。

3.一种多DMD拼接的曝光方法，适用于权利要求1或2系统，其特征在于：包括以下步骤：

主机将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，

核心控制板接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，

DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。

说明书

一种多DMD拼接的曝光系统及方法

技术领域

[0001] 本发明涉及DMD(Digital Mirror Device，数字微镜器件)器件成像曝光领域，具体来说是一种多DMD并行拼接提高曝光效率的方法，尤其涉及大尺寸、大面积的DMD曝光系统及方法。

背景技术

[0002] 在3D（3-Dimension，3维）打印、CTS（computer-to-screen）等系统中，目前比较流行的是采用DMD作为成像曝光的关键输出设备。由于单个DMD实现曝光的尺寸较小，如果要实现大尺寸的曝光，一般需要通过二维移动平台，采用步进曝光方式。步进曝光方法中二维机械机构的频繁启停会产生机械震动，影响曝光精度。

发明内容

[0003] 解决上述技术问题，本发明提供了一种多DMD拼接的曝光系统，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。

[0004] 本发明还提供了一种多DMD拼接的曝光方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。

[0005] 为了达到上述目的，本发明所采用的技术方案是，一种多DMD拼接的曝光系统，包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，[0006] 所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，

[0007] 所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，

[0008] 所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。

[0009] 进一步的，所述核心控制板包括电源管理模块、USB3.0接口、FPGA模块和高速并行接口，所述电源管理模块为USB3.0接口、FPGA模块和高速并行接口供电，所述USB3.0接口通过USB线缆与主机连接，所述USB3.0接口还通过并行接口与FPGA模块连接，并实时将接收到的子图像发送至FPGA模块，FPGA模块将子图像存储至FIFO缓存，FPGA模块从FIFO缓存中读出数据，通过高速并行接口传输至DMD驱动板。

[0010] 进一步的，所述DMD驱动板包括FPGA核心驱动模块、DMD芯片和DAD芯片，所述FPGA核心驱动模块与DMD芯片和DAD芯片连接，DAD芯片与DMD芯片连接，FPGA核心驱动模块接收高速并行接口发送的子图像，并缓存在FIFO中，通过FPGA编写的DAD芯片和DMD芯片驱动状态机控制图像数据写入DMD，实现子图像曝光。

[0011] 一种多DMD拼接的曝光方法，适用于上述系统，包括以下步骤：

[0012] 主机将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，

[0013] 核心控制板接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，

[0014] DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。

[0015] 本发明通过采用上述技术方案，与现有技术相比，具有如下优点：

[0016] 本发明的系统，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。能够增加单次曝光的面积，克服单个DMD曝光效率较低的问题，使曝光设备的效率能够更高。

[0017] 本发明的方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。通过本发明方法，能够精确控制曝光时间以及9个DMD同步曝光，保证了微镜像素曝光时间的一致性和曝光的精度。

附图说明

[0018] 图1是本发明的系统结构框图。

[0019] 图2是核心控制板FPGA内部逻辑示意图。

[0020] 图3是DMD驱动板FPGA内部逻辑示意图。

[0021] 图4 是本发明的方法流程图。

具体实施方式

[0022] 现结合附图和具体实施方式对本发明进一步说明。

[0023] 作为一个具体的实施例，如图1至图3所示，本发明的一种多DMD拼接的曝光系统，包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，[0024] 所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，

[0025] 所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，每个DMD驱动板接收一幅子图像。

[0026] 所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。

[0027] 从图1中可以看到整个系统的实现：通过控制软件将要曝光的大幅面图像进行分割，分割的大小与DMD的分辨率匹配，并且与DMD的排列方式一致，然后按顺序进行编号。通过USB发送时先通过命令的方式发送编号，然后发送该编号对应的子图像。将分割好的子图像全部发送完后，控制软件发送一个同步命令，控制所有的DMD进行同步翻转，当设定的曝光时间到时，控制软件发送关闭命令，关闭所有DMD，保证所有微镜像素曝光时间的一致性。

[0028] 参考图2所示，显示本发明中的核心控制板FPGA内部逻辑示意图。所述核心控制板包括电源管理模块、USB3.0接口、FPGA模块和高速并行接口，所述电源管理模块为USB3.0接口、FPGA模块和高速并行接口供电，所述USB3.0接口通过USB线缆与主机连接，所述USB3.0接口还通过并行接口与FPGA模块连接，并实时将接收到的子图像发送至FPGA模块，FPGA模块将子图像存储至FPGA内部的FIFO缓存，然后通过高速并行接口传输至DMD驱动板。核心控制板包括现场可编程门阵列（FPGA）和USB收发模块。核心控制板的任务是通过USB模块接收来自主机的命令和子图像数据。收到的子图像数据缓存到FPGA片内FIFO中，收满一帧，由FIFO的标志位触发，将FIFO中的数据读出放到高速并行接口上，同时将子图像编号也放到高速并行接口上。该高速接口上主要有数据通道、编号信号线、同步信号以及微镜关闭信号。当所有的图像数据全部发送到DMD驱动板后，这时核心控制板会收到主机发来的同步翻转命令，核心控制板解析该命令后，在同步信号线上发送一个高脉冲，通知DMD驱动板统一开始DMD翻转的操作。

[0029] 参考图3所示，所述DMD驱动板包括FPGA核心驱动模块、DMD芯片和DAD芯片，所述FPGA核心驱动模块与DMD芯片和DAD芯片连接，DAD芯片与DMD芯片连接，FPGA核心驱动模块接收高速并行接口发送的子图像，并缓存在FIFO中，通过FPGA编写的DAD和DMD芯片驱动状态机控制图像数据写入DMD，实现子图像曝光。图3显示本发明中的DMD驱动板FPGA内部逻辑示意图。DMD驱动板在系统上电时首先需要初始化DMD芯片和DAD芯片，以实现其处在正常工作状态。同时DMD驱动板实时解析高速接口上的编号信号线，确定当前的图像数据是否为本驱动板的数据。如果是，那么就接收放到片内FIFO中。当检测到同步信号线上的高脉冲后，所有的DMD驱动板同步将FIFO中的图像数据读出，写入到对应的DMD中，然后控制DAD芯片发出驱动电压，驱动DMD微镜翻转，实现曝光。当检测到微镜关闭信号线上的高脉冲时，同步关闭所有的微镜。

[0030] 本实施例中，核心控制板USB模块采用了cypress公司的FX3系列CYUSB3014，其内部集成了USB3.0和USB2.0物理层（PHY）以及32位ARM926EJ-S微处理器，可用于构建定制应用。FPGA芯片拟采用Xilinx公司的xc6slx45型号FPGA，其具有足够的片内资源，可以很容易为设计提供足够多的内部FIFO缓冲，性价比很高。

[0031] DMD驱动板采用了一片Xilinx公司的xc6slx45型号FPGA实现对DMD和DAD芯片进行驱动控制。DMD芯片是TI公司的0.7 XGA 12°DDR DMD，其微镜阵列是1024x768，单个微镜大小是13.68x13.68微米，其数据传输时钟是60MHz，DDR传输方式。DAD1000芯片是TI公司配套DMD使用的复位芯片，为DMD提供特定的复位电压。

[0032] USB3.0的峰值速度理论上可以达到5.0Gbps，由于USB是基于计算机时间片的方式，因此速度跟计算机CPU的负载也有很大关系。在本系统中实现平均速度大概在1.2Gbps左右。CYUSB3014芯片主要实现USB3.0数据协议的转换，通过CYUSB3014内部固件的编程，使它工作在slave fifo模式，用户不需要关心USB的物理协议，而只需要关心芯片的用户接口，简化设计过程。CYUSB3014与FPGA的接口是通过并行的接口实现，接口数据32位，时钟频率50MHz，数据率可以达到1.5Gbps左右。核心控制板和DMD驱动板间的高速接口采用并口同步传输的形式，若干块DMD驱动板复用这条高速接口。采用32位数据线，4位编号线(4位编号线共可扩展16块DMD驱动板)，另外还包括时钟信号、握手信号和同步信号。地址线用于选中当前给哪块DMD驱动板发送图像数据。高速接口的时钟采用50MHz。同步信号使9块DMD翻转步调统一。

[0033] 本发明的显著特点在于以下几点：

[0034] （1）通过多个DMD拼接方式可以实现曝光的大尺寸及高精度。通过高速USB总线从主机端获取曝光的二值图像；

[0035] （2）核心控制板和DMD驱动板间通过带有编号的高速接口实现曝光数据的灵活传输；

[0036] （3）拼接DMD的数量及排列方式可灵活配置；

[0037] （4）可通过主机发命令方式来同步开启和关闭DMD，实现DMD芯片同步翻转，保证所有子图像曝光的的均匀性和精度。

[0038] 参考图4所示，一种多DMD拼接的曝光方法，适用于上述系统，包括以下步骤：

[0039] 主机将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，具体包括初始化FPGA内部寄存器，读取大幅二值图像分割成若干个子图像，通过USB总线发送到核心控制板，

[0040] 核心控制板接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，核心控制板接收一幅图像的子图像完毕后，将编号和子图像发送到DMD驱动板，[0041] DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。

[0042] 尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。