稳压器及其控制方法

摘要

一种稳压器及其控制方法，该稳压器，适用于动态地调整输出电压，其包括多个开关晶体管与控制电路。所述多个开关晶体管的第一端接收驱动电压，所述多个开关晶体管的第二端电性连接于输出输出电压的节点。控制电路的输入端与反馈端分别接收参考电压与输出电压，控制电路的多个输出端分别电性连接所述多个开关晶体管的控制端。开关晶体管用以调整输出电压的电压电平。控制电路用以将输出电压与参考电压进行比较，并依据比较结果而选择性地控制所述多个开关晶体管导通或截止，以使输出电压的电压电平趋近于参考电压的电压电平。

权利要求

1.一种稳压器，适用于动态地调整由该稳压器的第一输出端所输出的输出电压，该稳压器包括：

多个开关晶体管，每一该开关晶体管具有第一端、第二端与控制端，这些第一端接收一驱动电压，这些第二端电性连接于该第一输出端，该开关晶体管用以调整该输出电压的电压电平；以及控制电路，具有输入端、反馈端与多个第二输出端，该输入端接收一参考电压，该反馈端接收该输出电压，这些第二输出端分别电性连接这些开关晶体管的控制端，该控制电路用以将该输出电压与该参考电压进行比较，并依据比较结果而选择性地控制这些开关晶体管导通或截止，以使该输出电压的电压电平趋近于该参考电压的电压电平，其中该控制电路还包括多个驱动模块，这些驱动模块互相电性连接，每一该驱动模块皆接收该参考电压与该输出电压，且电性连接这些开关晶体管其中之一，在这些驱动模块中的第i级驱动模块接收到一触发信号时，所述第i级驱动模块依据该参考电压与该输出电压的比较结果而选择性地控制对应于所述第i级驱动模块的该开关晶体管进行导通或截止，其中i为正整数。

2.如权利要求1所述的稳压器，其中于该控制电路判断出该输出电压的电压电平小于该参考电压的电压电平时，该控制电路控制这些开关晶体管其中之一或多个导通，直至该输出电压的电压电平大于该参考电压的电压电平，该控制电路控制这些开关晶体管其中之一截止。

3.如权利要求1所述的稳压器，其中于该控制电路判断出该输出电压的电压电平大于该参考电压的电压电平时，该控制电路控制这些开关晶体管其中之一或多个截止，直至该输出电压的电压电平小于该参考电压的电压电平，该控制电路控制这些开关晶体管其中之一导通。

4.如权利要求1所述的稳压器，其中在所述第i级驱动模块判断出该输出电压的电压电平小于该参考电压的电压电平时，所述第i级驱动模块将控制对应于所述第i级驱动模块的该开关晶体管进行导通，并对第i+1级驱动模块输出该触发信号。

5.如权利要求1所述的稳压器，其中在所述第i级驱动模块判断出该输出电压的电压电平大于该参考电压的电压电平时，所述第i级驱动模块将反相该触发信号至第i-2级驱动模块，以作为输入至第i-1级驱动模块的该触发信号，据以使得所述第i-1级驱动模块依据该参考电压与该输出电压的比较结果控制对应于所述第i-1级驱动模块的该开关晶体管进行截止。

6.如权利要求5所述的稳压器，其中在所述第i-1级驱动模块控制对应于所述第i-1级驱动模块的该开关晶体管进行截止后，所述第i-1级驱动模块将该触发信号反相至第i-3级驱动模块，以作为输入至第i-2级驱动模块的该触发信号。

7.如权利要求1所述的稳压器，其中该控制电路还包括：

第一反射模块，用以对第一级驱动模块提供该触发信号，以及用以接收由第一级驱动模块或第二级驱动模块所反相的该触发信号，以作为输入至第一级驱动模块的该触发信号；以及第二反射模块，用以接收由最后一级驱动模块所输出的该触发信号，并将最后一级驱动模块所输出的该触发信号反相至倒数第二级驱动模块，以作为输入至最后一级驱动模块的该触发信号。

8.如权利要求1所述的稳压器，其中在该输出电压的电压电平已趋近于该参考电压的电压电平，且这些开关晶体管其中之一持续地进行导通与截止时，该稳压器将锁定该开关晶体管在导通状态，以固定该输出电压的电压电平。

9.一种稳压器控制方法，包括：

反馈一输出电压至一控制电路；

将该输出电压与一参考电压进行比较；以及

依据比较结果而选择性地控制多个开关晶体管导通或截止，以使该输出电压的电压电平趋近于该参考电压的电压电平，其中该控制电路包括多个驱动模块，这些驱动模块互相电性连接，每一该驱动模块皆接收该参考电压与该输出电压且电性连接这些开关晶体管其中之一，在这些驱动模块中的第i级驱动模块接收到一触发信号时，所述第i级驱动模块依据该参考电压与该输出电压的比较结果而选择性地控制对应于所述第i级驱动模块的该开关晶体管进行导通或截止，其中i为正整数。

10.如权利要求9所述的稳压器控制方法，其中在将该输出电压与该参考电压进行比较的步骤中，当判断出该输出电压的电压电平小于该参考电压的电压电平时，该控制电路将控制这些开关晶体管其中之一或多个导通，直至该输出电压的电压电平大于该参考电压的电压电平，控制这些开关晶体管其中之一截止。

11.如权利要求9所述的稳压器控制方法，其中于将该输出电压与该参考电压进行比较的步骤中，当判断出该输出电压的电压电平大于该参考电压的电压电平时，该控制电路将控制这些开关晶体管其中之一或多个截止，直至该输出电压的电压电平小于该参考电压的电压电平，控制这些开关晶体管其中之一导通。

12.如权利要求9所述的稳压器控制方法，其中在所述第i级驱动模块判断出该输出电压的电压电平小于该参考电压的电压电平时，所述第i级驱动模块将控制对应于所述第i级驱动模块的该开关晶体管进行导通，并对第i+1级驱动模块输出该触发信号。

13.如权利要求9所述的稳压器控制方法，其中于所述第i级驱动模块判断出该输出电压的电压电平大于该参考电压的电压电平时，所述第i级驱动模块将反相该触发信号至第i-2级驱动模块，以作为输入至第i-1级驱动模块的该触发信号，据以使得所述第i-1级驱动模块依据该参考电压与该输出电压的比较结果控制对应于所述第i-1级驱动模块的该开关晶体管进行截止。

14.如权利要求13所述的稳压器控制方法，其中于所述第i-1级驱动模块控制对应于所述第i-1级驱动模块的该开关晶体管进行截止后，所述第i-1级驱动模块将该触发信号反相至第i-3级驱动模块，以作为输入至第i-2级驱动模块的该触发信号。

15.如权利要求9所述的稳压器控制方法，其中该控制电路还包括：

第一反射模块，用以对第一级驱动模块提供该触发信号，以及用以接收由第一级驱动模块或第二级驱动模块所反相的该触发信号，以作为输入至第一级驱动模块的该触发信号；以及一第二反射模块，用以接收由最后一级驱动模块所输出的该触发信号，并将最后一级驱动模块所输出的该触发信号反相至倒数第二级驱动模块，以作为输入至最后一级驱动模块的该触发信号。

16.如权利要求9所述的稳压器控制方法，其中在该输出电压的电压电平已趋近于该参考电压的电压电平且这些开关晶体管其中之一持续地进行导通与截止时，该控制电路将锁定该开关晶体管在导通状态，以固定该输出电压的电压电平。

说明书

稳压器及其控制方法

技术领域

[0001] 本揭露涉及一种稳压器及其控制方法。

背景技术

[0002] 传统的处理器(例如车用处理器或智能手机的处理器)的电源管理系统皆会设置一组降压稳压器(LDO)来动态地调整电压。一般来说，已知的降压稳压器主要是以模拟控制技术或是同步式数字控制技术来实现。

[0003] 如果降压稳压器采用模拟控制技术的话，则降压稳压器的动态电压调整的反应速度受限于其模拟控制电路的频宽影响，而无法有效地提升电压调整的速度。此外，当降压稳压器操作在静态工作点时，由于仍需对模拟控制电路提供偏压电流以维持降压稳压器的运作，使得模拟控制电路的静态工作电流无法下降。

[0004] 另一方面，如果降压稳压器采用同步式数字控制技术的话，则降压稳压器的动态电压调整的反应速度会受限于其数字控制电路所需的时钟频率信号的固定时钟频率，如欲提升降压稳压器的电压调整的反应速度，则必需提高时钟频率信号的时钟频率，但这将导致数字控制电路的耗电流上升与浪涌电流的发生。

发明内容

[0005] 根据本揭露一实施例中的一种稳压器，此稳压器适用于动态地调整由稳压器的第一输出端所输出的输出电压。此稳压器包括多个开关晶体管与控制电路。其中，每一个开关晶体管具有第一端、第二端与控制端，所述多个开关晶体管的第一端接收驱动电压，所述多个开关晶体管的第二端皆电性连接于第一输出端。控制电路具有输入端、反馈端与多个第二输出端。其中，控制电路的输入端接收参考电压，控制电路的反馈端接收输出电压，控制电路的所述多个第二输出端分别电性连接所述多个开关晶体管的控制端。开关晶体管用以调整输出电压的电压电平。控制电路用以将输出电压与参考电压进行比较，并依据比较结果而选择性地控制所述多个开关晶体管导通或截止，以使输出电压的电压电平趋近于参考电压的电压电平。

[0006] 根据本揭露一实施例中的一种稳压器控制方法，此稳压器控制方法适用于动态地调整由稳压器所输出的输出电压。其中，稳压器具有多个开关晶体管与控制电路，且每一个开关晶体管具有第一端、第二端与控制端，所述多个开关晶体管的第一端接收驱动电压，所述多个开关晶体管的第二端电性连接用于输出输出电压的节点，所述多个开关晶体管的控制端电性连接控制电路。稳压器控制方法的步骤流程分别如下所述。首先，稳压器会反馈输出电压至控制电路。接着，控制电路会将输出电压与参考电压进行比较。最后，控制电路会依据上述的比较结果而选择性地控制所述多个开关晶体管导通或截止，以使输出电压的电压电平趋近于参考电压的电压电平。

[0007] 以上的关于本揭露内容的说明及以下的实施方式的说明用以示范与解释本揭露的精神与原理，并且提供本揭露的专利申请范围更进一步的解释。

附图说明

[0008] 图1为根据本揭露一实施例的稳压器的功能方块图。

[0009] 图2为根据图1的控制电路的细部功能方块图。

[0010] 图3为根据图2的某一级驱动模块的电路示意图。

[0011] 图4A为根据图2的某一级驱动模块在输出电压小于参考电压时的时序图。

[0012] 图4B为根据图2的某一级驱动模块在输出电压大于参考电压时的时序图。

[0013] 图5为根据图2的控制电路在实际操作时的时序图。

[0014] 图6为根据本揭露一实施例的稳压器控制方法的步骤流程图。

[0015] 图7为根据本揭露另一实施例的稳压器控制方法的步骤流程图。

[0016] 【符号说明】

[0017] 1稳压器

[0018] 10控制电路

[0019] 100_1～100_n、100_i驱动模块

[0020] 1000放大器

[0021] 1002SR触发器

[0022] 1004多工器

[0023] 1006第一延迟单元

[0024] 1008Muller C逻辑门

[0025] 1010AND逻辑门

[0026] 1012OR逻辑门

[0027] 1014第二延迟单元

[0028] 102第一反射模块

[0029] 104第二反射模块

[0030] PIN_1～PIN_4引脚

[0031] 12晶体管阵列

[0032] M_1～M_n、M_i开关晶体管

[0033] IN_1输入端

[0034] IN_2反馈端

[0035] OUT_1～OUT_n、OUT_i、OUT_i+1、OUT_i+2输出端

[0036] VDD驱动电压

[0037] VREF参考电压

[0038] VSUP输出电压

[0039] EN致能信号

[0040] LCKB锁定信号

[0041] Req触发信号

[0042] Brq反相的触发信号

[0043] T1、T2时间区间

[0044] t1～t13时间点

[0045] S600～S604、S700～～S710步骤流程

具体实施方式

[0046] 以下在实施方式中详细叙述本揭露的详细特征以及优点，其内容足以使本领域技术人员了解本揭露的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及附图，本领域技术人员可轻易地理解本揭露相关的目的及优点。以下的实施例进一步详细说明本揭露的观点，但非以任何观点限制本揭露的范围。

[0047] 〔稳压器的一实施例〕

[0048] 请参照图1，图1为根据本揭露一实施例的稳压器的功能方块图。如图1所示，稳压器1适用于动态地调整由稳压器1的输出端(第一输出端)所输出的输出电压VSUP，稳压器1主要包括控制电路10以及晶体管阵列12，其中晶体管阵列12包括有多个开关晶体管M_1～M_n，且n大于等于一。以下将分别就稳压器1中的各功能模块作详细的说明。

[0049] 控制电路10具有输入端IN_1、反馈端IN_2与多个输出端(第二输出端)OUT_1～OUT_n，其中输入端IN_1用于接收参考电压VRF，反馈端IN_2用于接收稳压器1的输出端所反馈的输出电压VSUP，所述多个输出端OUT_1～OUT_n分别电性连接开关晶体管M_1～M_n的控制端，以使所述多个开关晶体管M_1～M_n分别受控于控制电路10。

[0050] 所述多个开关晶体管M_1～M_n的第一端皆用于接收驱动电压VDD，所述多个开关晶体管M_1～M_n的第二端皆电性连接在稳压器1的输出端(即用于输出输出电压VSUP的节点)。在本揭露实施例中，所述多个开关晶体管M_1～M_n为一种金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，MOSFET，亦称金属氧化物半导体场效应晶体管)，且金属氧化物半导体场效应晶体管的源极(source)为所述多个开关晶体管M_1～M_n的第一端，金属氧化物半导体场效应晶体管的漏极(drain)为所述多个开关晶体管M_1～M_n的第二端，金属氧化物半导体场效应晶体管的栅极(gate)为所述多个开关晶体管M_1～M_n的控制端。

[0051] 在实际的操作中，控制电路10用以将输出电压VSUP与参考电压VRF进行比较，并依据比较结果而选择性地控制所述多个开关晶体管M_1～M_n导通或截止，以使输出电压VSUP的电压电平趋近于参考电压VRF的电压电平。更详细来说，当控制电路10判断出输出电压VSUP的电压电平小于参考电压VRF的电压电平时，控制电路10将会控制所述多个开关晶体管M_1～M_n其中之一或多个导通，使得晶体管阵列12的等效电阻值(equivalent resistance value)逐渐上升，造成流经晶体管阵列12内的驱动电流增加，使得输出电压VSUP亦逐渐上升，直至输出电压VSUP的电压电平大于或等于参考电压VRF的电压电平。另一方面，当控制电路10判断出输出电压VSUP的电压电平大于参考电压VRF的电压电平时，控制电路10将会控制所述多个开关晶体管M_1～M_n其中之一或多个截止，使得晶体管阵列12的等效电阻值下降，造成流经晶体管阵列12内的驱动电流降低，使得输出电压VSUP的电压电平会小于或等于参考电压VRF的电压电平，且当输出电压VSUP的电压电平小于参考电压VRF的电压电平时，控制电路10将会重新执行上述的操作，故不再赘述。换句话说，所述多个开关晶体管M_1～M_n用以调整输出电压VSUP的电压电平。

[0052] 为了更清楚地说明控制电路10的详细操作情况，请参照图2，图2为根据图1的控制电路的细部功能方块图。如图2所示，控制电路10主要包括有多个驱动模块100_1～100_n、第一反射模块102以及第二反射模块104，其中所述多个驱动模块100_1～100_n互相电性连接，且每一个驱动模块100_1～100_n皆接收参考电压VRF与输出电压VSUP，且每一个驱动模块100_1～100_n各自的输出端OUT_1～OUT_n分别电性连接晶体管阵列12中的所述多个开关晶体管M_1～M_n其中之一的控制端。

[0053] 每一个驱动模块100_1～100_n皆具有第一输入引脚PIN_1、第一输出引脚PIN_2、第二输入引脚PIN_3以及第二输出引脚PIN_4。第一反射模块102具有第一输入引脚PIN_1、第一输出引脚PIN_2、第二输入引脚PIN_3以及第三输入引脚PIN_4。第二反射模块104具有输入引脚PIN_1与输出引脚PIN_4。其中，第一反射模块102的第一输出引脚PIN_2直接地电性连接驱动模块100_1的第一输入引脚PIN_1，驱动模块100_n的第一输出引脚PIN_2直接地电性连接第二反射模块104的输入引脚PIN_1，而其他的驱动模块(100_1～100n-1)的第一输出引脚PIN_2则是直接地电性连接下一级驱动模块(100_2～100_n)的第一输入引脚PIN_1。第一反射模块102的第二输入引脚PIN_3与第三输入引脚PIN_4分别直接地电性连接驱动模块100_2的第二输出引脚PIN_4与驱动模块100_1的第二输出引脚PIN_4，第二反射模块
104的输出引脚PIN_4直接地电性连接驱动模块100_n-1的第二输入引脚PIN_3，而其他的驱动模块(100_3～100_n)的第二输出引脚PIN_4则是直接地电性连接前两级驱动模块(100_1～100_n-2)的第二输入引脚PIN_3。此外，驱动模块100_n的第二输入引脚PIN_3则为接地。

[0054] 在实际的操作中，所述多个驱动模块100_1～100_n中的第i级驱动模块100_i的第一输入引脚PIN_1在接收到触发信号时，第i级驱动模块100_i会依据参考电压VRF与输出电压VSUP的比较结果而选择性地控制对应于第i级驱动模块100_i的开关晶体管M_i进行导通或截止，其中i为小于等于n的正整数。

[0055] 第一反射模块102用以对驱动模块100_1(第一级驱动模块)的第一输入引脚PIN_1提供触发信号。此外，当第一反射模块102接收到由驱动模块100_1的第二输出引脚PIN_4或驱动模块100_2(第二级驱动模块)的第二输出引脚PIN_4所反相的触发信号时，第一反射模块102会将此触发信号输入至驱动模块100_1的第一输入引脚PIN_1。第二反射模块104的第一输入引脚PIN_1用以接收由驱动模块100_n(即最后一级驱动模块)的第一输出引脚PIN_2所输出的触发信号，并通过第二反射模块104的输出引脚PIN_4将上述驱动模块100_n所输出的触发信号反相至驱动模块100_n-1(即倒数第二级驱动模块)的第二输入引脚PIN_3，以作为输入至驱动模块100_n的触发信号。换句话说，第一反射模块102与第二反射模块104用以确保稳压器1于输出电压VSUP的转换期间能正确运行。

[0056] 请参照图3，图3为根据图2的某一级驱动模块的电路示意图。如图3所示，第i级驱动模块100_i主要包括有放大器1000、SR触发器1002、多工器1004、第一延迟单元1006、Muller C逻辑门1008、AND逻辑门1010、OR逻辑门1012以及第二延迟单元1014。其中，放大器1000的两个输入端分别用以接收参考电压VRF与输出电压VSUP，且放大器1000用以接收输出电压VSUP的输入端还电性连接开关晶体管M_i的第二端，放大器1000的两个输出端分别电性连接SR触发器1002的S端与R端，而放大器1000的控制端则是电性连接到第i级驱动模块
100_i的第一输入引脚PIN_1。

[0057] SR触发器1002的输出端(Q端)即为控制电路10中的输出端OUT_i，且电性连接开关晶体管M_i的控制端。第一延迟单元1006电性连接于第i级驱动模块100_i的第一输入引脚PIN_1与Muller C逻辑门1008的其中一个输入端之间，Muller C逻辑门1008的另一个输入端则是电性连接第二延迟单元1014与AND逻辑门1010的其中一个输入端之间的接线，Muller C逻辑门1008的输出端电性连接OR逻辑门1012的其中一个输入端。OR逻辑门1012的另一个输入端电性连接多工器1004的LCK端，OR逻辑门1012的输出端电性连接第二延迟单元1014的一端。第二延迟单元1014的另一端则是电性连接AND逻辑门1010的其中一个输入端与多工器1004的B端。

[0058] AND逻辑门1010的另一个输入端电性连接SR触发器1002的Q端，AND逻辑门1010的输出端电性连接第i级驱动模块100_i的第二输出引脚PIN_4。第i级驱动模块100_i的第二输入引脚PIN_3电性连接多工器1004的A端，多工器1004的Z端电性连接第i级驱动模块100_i的第一输出引脚PIN_2，且多工器1004的U端、W端以及V端分别电性连接控制电路10中的输出端OUT_i、输出端OUT_i+1以及输出端OUT_i+2。此外，多工器1004还接收一种用以锁定开关晶体管M_i为导通状态的锁定信号LCKB。

[0059] 放大器1000受控于第i级驱动模块100_i的第一输出引脚PIN_1所接收到的触发信号，以对参考电压VRF与输出电压VSUP进行比较。在实务上，放大器1000可以为一种误差放大器(error amplifier)或是可变增益放大器(variable gain amplifier，VGA)，本揭露在此不加以限制。第一延迟单元1006与第二延迟单元1014分别用以延迟第一时间区间T1与第二时间区间T2(将于以下图4A、图4B中说明)。

[0060] 在实际的操作中，当Muller C逻辑门1008的输入端同时接收到0时，输出端会输出0；当Muller C逻辑门1008的输入端同时接收到1时，输出端会输出1；当Muller C逻辑门
1008的输入端接收到1与0时，输出端将不会改变。在实务上，多工器1004为一种路由多工器(path multiplexer，PMUX)，其真值表(truth table)如下列所示：

[0061]

[0062] 请一并参照图2、图3、图4A与图4B，图4A为根据图2的某一级驱动模块于输出电压小于参考电压时的时序图；图4B为根据图2的某一级驱动模块在输出电压大于参考电压时的时序图。

[0063] 如图4A所示，当第i级驱动模块100_i的第一输入引脚PIN_1在接收到由第i-1级驱动模块100_i的第一输出引脚PIN_2所输出的触发信号，且第i级驱动模块100_i中的放大器1000判断出输出电压VSUP小于参考电压VRF时，SR触发器1002将会在时间点t1时控制其Q端降低所输出的电压电平，使得输出端OUT_i的电压电平逐渐降低，进而使得对应于第i级驱动模块100_i的开关晶体管M_i转变为导通，并且在经过第一时间区间T1与第二时间区间T2后，多工器1004的Z端将会对第i级驱动模块100_i的第一输出引脚PIN_2输出触发信号。

[0064] 换句话说，在第i级驱动模块100_i判断出输出电压VSUP的电压电平小于参考电压VRF的电压电平时，第i级驱动模块100_i将会控制对应于第i级驱动模块100_i的开关晶体管M_i进行导通，以提升输出电压VSUP的电压电平，并在一段预设时间后对第i+1级驱动模块100_i+1输出触发信号。

[0065] 如图4B所示，当第i级驱动模块100_i的第一输入引脚PIN_1在接收到由第i-1级驱动模块100_i的第一输出引脚PIN_2所输出的触发信号，且第i级驱动模块100_i中的放大器1000判断出输出电压VSUP大于参考电压VRF时，SR触发器1002将会在时间点t1时控制其Q端提高所输出的电压电平，使得输出端OUT_i的电压电平逐渐上升，进而使得对应于第i级驱动模块100_i的开关晶体管M_i转变为截止，并且在经过第一时间区间T1与第二时间区间T2后，由驱动模块100_i的第二输出引脚PIN_4输出触发信号。

[0066] 换句话说，在第i级驱动模块100_i判断出输出电压VSUP的电压电平大于参考电压VRF的电压电平时，第i级驱动模块100_i将反相上述的触发信号至第i-2级驱动模块100_i-2的第二输入引脚PIN_3，以作为输入至第i-1级驱动模块100_i-1的触发信号，据以使得第i-1级驱动模块100_i-1会依据参考电压VRF与输出电压VSUP的比较结果来控制对应于第i-1级驱动模块100_i-1的开关晶体管M_i-1进行截止，以降低输出电压VSUP的电压电平。

[0067] 此外，在上述的第i-1级驱动模块100_i-1控制对应于此第i-1级驱动模块100_i-1的开关晶体管M_i-1进行截止后，第i-1级驱动模块100_i-1会将所接收到的触发信号反相至第i-3级驱动模块100_i-3，以作为输入至第i-2级驱动模块100_i-2的触发信号。

[0068] 为了更清楚说明图2中所述多个驱动模块100_1～100_n在实际操作时的状况，请一并参照图2与图5，图5为根据图2的控制电路在实际操作时的时序图。需先一提的是，在图5中，所述多个驱动模块100_1～100_n的数目至少有十个，亦即n必须大于等于十。

[0069] 如图5所示，在第一反射模块102的第一输入引脚PIN_1尚未接收到致能信号EN时，此时所述多个驱动模块100_1～100_n的所有输出端OUT_1～OUT_n皆为高电压电平，而使得所有的开关晶体管M_1～M_n皆为截止，此时，输出电压VSUP的电压电平为零。当第一反射模块102的第一输入引脚PIN_1接收到致能信号EN时，第一反射模块102的第一输出引脚PIN_2将会对第1级驱动模块100_1提供触发信号Req0，使得第1级驱动模块100_1会依据触发信号Req0而判断出输出电压VSUP的电压电平小于参考电压VRF的电压电平，并于时间点t1时降低输出端OUT_1的电压电平，使得开关晶体管M_1导通，并且通过第1级驱动模块100_1的第一输出引脚PIN_2对第1级驱动模块100_2的第一输入引脚PIN_1提供触发信号Req1，依序类推。

[0070] 当第8级驱动模块100_8的第一输出引脚PIN_2对第9级驱动模块100_9的第一输入引脚PIN_1提供触发信号Req8时，第9级驱动模块100_9会依据触发信号Req9而判断出输出电压VSUP的电压电平(即时间点t3～时间点t4的输出电压VSUP)仍小于参考电压VRF的电压电平，并于时间点t4时降低输出端OUT_9的电压电平，使得开关晶体管M_9导通而提升输出电压VSUP的电压电平，并对第10级驱动模块100_10提供触发信号Req9。

[0071] 当第10级驱动模块100_10的第一输入引脚PIN_1接收到触发信号Req9时，第10级驱动模块100_10会依据触发信号Req10而判断出此时输出电压VSUP的电压电平(时间点t4～时间点t5的输出电压VSUP)已大于参考电压VRF的电压电平，因此，第10级驱动模块100_10将不会改变其输出端OUT_10的电压电平，使得输出电压VSUP的电压电平维持不变，并通过其第二输出引脚PIN_4将触发信号Brq10反相至第8级驱动模块100_8的第二输入引脚PIN_3，以作为输入至第9级驱动模块100_9的触发信号。

[0072] 当第9级驱动模块100_9的第一输入引脚PIN_1间接地接收到第10级驱动模块100_10所反相的触发信号Brq10时，第9级驱动模块100_9会依据触发信号Brq10而判断出输出电压VSUP的电压电平(即时间点t5～时间点t6的输出电压VSUP)已大于参考电压VRF的电压电平。
因此，第9级驱动模块100_9会于时间点t6时提高输出端OUT_9的电压电平，使得开关晶体管M_9截止而降低输出电压VSUP的电压电平，并通过其第二输出引脚PIN_4将触发信号Brq9反相至第7级驱动模块100_7的第二输入引脚PIN_3，以作为第8级驱动模块100_8的触发信号。

[0073] 当第8级驱动模块100_8的第一输入引脚PIN_1接收到第9级驱动模块100_9所反相的触发信号Brq9时，由于对应于第8级驱动模块100_8的开关晶体管M_8已为导通，故第8级驱动模块100_8会直接对第9级驱动模块100_9提供触发信号Req8。

[0074] 当第9级驱动模块100_9接收到触发信号Req9时，第9级驱动模块100_9会依据触发信号Req9而判断出此时输出电压VSUP的电压电平(即时间点t7～时间点t8的输出电压VSUP)小于参考电压VRF的电压电平，并在时间点t8时降低输出端OUT_9的电压电平，使得开关晶体管M_9再次导通而提升输出电压VSUP的电压电平，并对第10级驱动模块100_10提供触发信号Req9。

[0075] 藉此，开关晶体管M_9会不断地在导通状态与截止状态之间切换，使得稳压器1的输出电压VSUP的电压电平会在参考电压VRF的电压电平之间上下振荡，例如图5中的电压振荡区域A1。

[0076] 此外，当输出电压VSUP的电压电平已趋近于参考电压VRF的电压电平且所述多个开关晶体管M_1～M_n中的其中一个持续地进行导通与截止时，稳压器1将会锁定此开关晶体管于导通状态，以固定输出电压VSUP的电压电平，进而减少此开关晶体管于切换导通状态与截止状态时所需要的电能。举例来说，在图5中，当稳压器1检测出开关晶体管M_9持续地进行导通与截止时，稳压器1将会在时间点t13时将锁定信号LCKB禁能，使得开关晶体管M_9会被锁定在导通状态，使得输出电压VSUP的电压电平会被固定，且略大于参考电压VRF的电压电平。此外，当开关晶体管M_9被锁定在导通状态时，对应于此开关晶体管M_9的第9级驱动模块100_9将不会再继续传递触发信号。

[0077] 此外，本揭露实施例在此不加以限制每一个开关晶体管M_1～M_n在导通时其输出电压VSUP的上升幅度，亦即第i级驱动模块100_i所能提供的驱动电流与相邻的驱动模块100_i-1与驱动模块100_i+1所能提供的驱动电流不具有相关性。

[0078] 〔稳压器控制方法的一实施例〕

[0079] 请一并参照图1与图6，图6为根据本揭露一实施例的稳压器控制方法的步骤流程图。如图6所示，此稳压器控制方法适用于动态地调整由稳压器1所输出的输出电压VSUP。其中，稳压器1具有多个开关晶体管M_1～M_n与控制电路10，且每一个开关晶体管M_1～M_n具有第一端、第二端与控制端，所述多个开关晶体管M_1～M_n的第一端皆接收驱动电压VDD，所述多个开关晶体管M_1～M_n的第二端电性连接用以输出输出电压VSUP的节点，所述多个开关晶体管M_1～M_n的控制端则电性连接控制电路10，使得开关晶体管M_1～M_n受控于控制电路10。

[0080] 在步骤S600中，稳压器1会反馈输出电压VSUP至控制电路10。此外，稳压器1更会提供参考电压VRF给控制电路10。接着，在步骤S602中，控制电路10会将输出电压VSUP与参考电压VRF进行比较。最后，在步骤S604中，控制电路10会依据比较结果而选择性地控制所述多个开关晶体管M_1～M_n导通或截止，以使输出电压VSUP的电压电平趋近于参考电压VRF的电压电平。

[0081] 此外，在将输出电压VSUP与参考电压VRF进行比较的步骤(即步骤S602)中，当判断出输出电压VSUP的电压电平小于参考电压VRF的电压电平时，控制电路10将控制所述多个开关晶体管M_1～M_n其中之一或多个导通，直至输出电压VSUP的电压电平大于参考电压VRF的电压电平。另一方面，当判断出输出电压VSUP的电压电平大于参考电压VRF的电压电平时，控制电路10将控制所述多个开关晶体管M_1～M_n的其中之一或多个截止，直至输出电压VSUP的电压电平小于参考电压VRF的电压电平。

[0082] 另外，在输出电压VSUP的电压电平已趋近于参考电压VRF的电压电平且所述多个开关晶体管M_1～M_n的其中之一持续地进行导通与截止时，控制电路10将锁定此开关晶体管于导通状态，以固定输出电压VSUP的电压电平。

[0083] 〔稳压器控制方法的另一实施例〕

[0084] 请一并参照图1与图7，图7为根据本揭露另一实施例的稳压器控制方法的步骤流程图。如图7所示，在步骤S700中，稳压器1会反馈输出电压VSUP至控制电路10。在步骤S702中，控制电路10会判断输出电压VSUP的电压电平是否大于参考电压VRF的电压电平。当控制电路10判断出输出电压VSUP的电压电平小于参考电压VRF的电压电平时，则执行步骤S704；当控制电路10判断出输出电压VSUP的电压电平大于参考电压VRF的电压电平时，则执行步骤S706。

[0085] 在步骤S704中，控制电路10会控制所述多个开关晶体管M_1～M_n依序导通，使得输出电压VSUP的电压电平逐渐上升，并接续执行步骤S708。在步骤S706中，控制电路10会控制所述多个开关晶体管M_1～M_n的其中之一截止，使得输出电压VSUP的电压电平略为降低，并接续执行步骤S702。

[0086] 在步骤S708中，控制电路10会判断所述多个开关晶体管M_1～M_n的其中之一是否持续地进行导通与截止。如果控制电路10判断出所述多个开关晶体管M_1～M_n的其中之一已持续地进行导通与截止超过一组预设次数后，则执行步骤S710；如果控制电路10判断出所述多个开关晶体管M_1～M_n的其中之一进行导通与截止的次数尚未超过上述的预设次数后，则执行步骤S702。在步骤S710中，控制电路10会锁定此开关晶体管在导通状态，以固定输出电压VSUP的电压电平。

[0087] 综合以上所述，本揭露实施例提供一种稳压器及其控制方法，其控制电路通过监控稳压器的输出电压的变化来动态地调整多个开关晶体管的开启数目，使得稳压器的输出电压的电压电平可以趋近于参考电压的电压电平。此外，通过控制电路中的多个驱动模块对应于多个开关晶体管的设计，使得所数多个驱动模块可以通过事件驱动而运作，而使得稳压器不需要固定的时钟信号亦能正常运作。藉此，本揭露实施例的稳压器及其控制方法在一个时间点时仅有一级的驱动模块运作，使得其他多个驱动模块的静态工作电流趋近为零，降低了控制电路的耗电流，也避免了浪涌电流的发生。