一种PCB设计版图审核装置

摘要

本发明公开了一种PCB设计版图审核装置,其包括设备存储器，所述设备存储器中设置有自动DFM审核模块和人工交互审核模块；所述自动DFM审核模块包括走线审核模块、过孔审核模块、铜皮审核模块、丝印审核模块、阻焊审核模块和钢网审核模块；所述人工交互审核模块包括网表审核模块、布局审核模块、信号审核模块、结构IDF输出模块、器件高度报表模块、布局布线相关交互审核模块、丝印相关交互审核模块、生产相关交互审核模块。本发明将审核系统独立做成一个电子产品设备，在方便客户即插即用的同时，使得审核系统不再受安装电脑的限制。只要将Ukey设备插在相应工程师的电脑上，就可以做到根据工程师的需要进行PCB设计审核。

权利要求

1.一种PCB设计版图审核装置,其特征在于，其包括设备存储器，所述设备存储器中设置有自动DFM审核模块和人工交互审核模块；所述自动DFM审核模块包括走线审核模块、过孔审核模块、铜皮审核模块、丝印审核模块、阻焊审核模块和钢网审核模块；所述人工交互审核模块包括网表审核模块、布局审核模块、信号审核模块、结构IDF输出模块、器件高度报表模块、布局布线相关交互审核模块、丝印相关交互审核模块、生产相关交互审核模块；

所述设备存储器为可移动设备存储器，在进行所述自动DFM审核模块审核时，windows程序根据选中的审核类别和需要完成的审核点，通过ipc通信告知allegro skill程序审核的需求，然后由allegro skill程序逐一的调用每一个审核模块的审核点程序完成审核，并形成审核结果和审核报表，最后通过ipc通信将审核结果反馈给windows程序，完成选定的所有审核需求；在进行所述人工交互审核时，windows程序根据选中的交互审核点通过ipc通信告知allegro skill程序审核的需求，然后让allegro skill程序调用对应的交互审核程序，完成人工交互审核，最后通过ipc通信将审核结果反馈给windows程序。

2.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于，所述可移动设备存储器为Ukey设备存储器，所述自动DFM审核模块包括退耦电容是否就近打孔审核模块。

3.根据权利要求2所述的一种PCB设计版图审核装置，其特征在于，所述自动DFM审核模块首先判定是否为退偶电容；然后查找电容pin周围范围内是否有和电容pin网络一样的过孔，如果存在过孔，就判定已就近打孔；如果不存在过孔，就判定未就近打孔。

4.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：所述自动DFM审核模块包括自动搜索并识别电源网络模块。

5.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：所述自动DFM审核模块包括自动搜索并识别时钟网络模块。

6.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：所述自动DFM审核模块包括自动搜索并识别差分网络模块。

7.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：所述自动DFM审核模块包括自动审核电源网络各层走线是否都被加粗模块。

8.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：人工交互审核模块的网表审核模块包括查找网表中的单端连接网络模块、检查两个pin器件是否短路的模块、检查两个pin器件是否存在漏网络连接模块、检查三个pin器件是否存在漏网络连接模块、判断相同value值的器件是否具有相同封装名称模块、检查非金属化孔是否连接有网络模块、检查是否存在仅连接了电容的网络的模块。

9.根据权利要求1所述的一种PCB设计版图审核装置，其特征在于：所述PCB设计版图审核装置设置有无模式快捷命令。

说明书

一种PCB设计版图审核装置

技术领域

[0001] 本发明属于电子产品开发技术中的印刷电路板设计领域，尤其涉及一种PCB设计版图审核装置。

背景技术

[0002] 国内外现的有pcb设计版图 DFM审核工具，是通过导入pcb设计系统输出的odb++数据或gerber数据第三方数据进行pcb设计最终结果进行DFM自动审核。

[0003] 上述审核工具存在以下缺点：审核前数据准备工作繁琐，审核后的结果也不易和pcb设计系统交互定位。审核出的问题，pcb设计系统更改后，还需要再输出odb++数据或gerber数据重新审核确认，如此多次反复，审核周期很长。

发明内容

[0004] 为了解决现有技术中存在的上述问题，本发明的目的是提供一种PCB设计版图审核装置，其将审核系统独立做成一个电子产品设备，在方便客户即插即用的同时，使得审核系统不再受安装电脑的限制。只要将Ukey设备插在相应工程师的电脑上，就可以做到根据工程师的需要进行PCB设计审核。

[0005] 为了实现上述目的，本发明采用的技术方案为：一种PCB设计版图审核装置, 其包括设备存储器，所述设备存储器中设置有自动DFM(Design For Manufacture可制造性设计)审核模块和人工交互审核模块；所述自动DFM审核模块包括走线审核模块、过孔审核模块、铜皮审核模块、丝印审核模块、阻焊审核模块和钢网审核模块；所述人工交互审核模块包括网表审核模块、布局审核模块、信号审核模块、结构IDF(Intermediate Data Format 中间交换数据格式)输出模块、器件高度报表模块、布局布线相关交互审核模块、丝印相关交互审核模块、生产相关交互审核模块。

[0006] 优选的技术方案，所述设备存储器为可移动设备存储器，且所述可移动设备存储器为Ukey设备存储器，Ukey设备存储器以插在电脑USB接口上的方式进行工作，当Ukey设备存储器插入电脑USB接口上的时候，自动运行初始化程序。初始化程序工作的目的是，当cadence allegro启动的时候可以自动启动Yep Checker审核程序。这样工程师在cadence allegro环境下就可以马上开始审核。在进行所述自动DFM审核模块审核时，windows程序根据选中的审核类别和需要完成的审核点，通过ipc通信告知allegro skill程序审核的需求，然后由allegro skill程序逐一的调用每一个审核模块的审核点程序完成审核，并形成审核结果和审核报表，最后通过ipc通信(Interprocess Communication 进程间的通信)将审核结果反馈给windows程序，完成选定的所有审核需求；在进行所述人工交互审核时， windows程序根据选中的交互审核点通过ipc通信告知allegro skill程序审核的需求，然后让allegro skill程序调用对应的交互审核程序，完成人工交互审核，最后通过ipc通信将审核结果反馈给windows程序。

[0007] 进一步优选的技术方案，所述自动DFM审核模块包括退耦电容是否就近打孔审核模块。

[0008] 更进一步的优选技术方案，所述自动DFM审核模块首先判定是否为退偶电容；然后查找电容pin周围范围内是否有和电容pin网络一样的过孔，如果存在过孔，就判定已就近打孔；如果不存在过孔，就判定未就近打孔。

[0009] 再更进一步的优选方案，所述自动DFM审核模块包括自动搜索并识别电源网络模块。

[0010] 所述自动DFM审核模块包括自动搜索并识别时钟网络模块。

[0011] 所述自动DFM审核模块包括自动搜索并识别差分网络模块。

[0012] 所述自动DFM审核模块包括自动审核电源网络各层走线是否都被加粗模块。

[0013] 人工交互审核模块的网表审核模块包括查找网表中的单端连接网络模块、检查两个pin器件是否短路的模块、检查两个pin器件是否存在漏网络连接模块、检查三个pin器件是否存在漏网络连接模块、判断相同value值的器件是否具有相同封装名称模块、检查非金属化孔是否连接有网络模块、检查是否存在仅连接了电容的网络的模块。

[0014] 所述PCB设计版审核装置设置有无模式快捷命令。

[0015] 采用以上技术方案，本发明具有如下有益效果：

[0016] 1.本发明的审核装置是基于cadence allegro设计平台的PCB审核工具，系统通过windows程序和allegro skill程序的ipc交互通信，实现对allegro pcb设计结果的各方面审核功能。同时将所有功能集成到allegro环境中，提高了系统的审核操作性。该PCB设计版审核装置集成了自动DFM审核功能和人工交互审核的功能。极大的方便了对PCB的设计结果的审核，提高了PCB设计的一次成功率，缩短电子产品整体的研发周期和研发费用。

[0017] 2.本发明审核工具不仅提供了DFM自动审核功能，对pcb设计的各个阶段提供了对应的审核功能，包括了原理图设计完成后的网表审核，pcb布局完成后布局审核，并提供灵活的人工交互审核的功能。

[0018] 3.本发明审核装置可以完全嵌入到pcb设计软件cadence allegro环境中运行，实现无缝的功能连接。就像使用allegro一样使用Yep Checker工具。无需输出第三方数据，在pcb设计环境下即可开始审核。审核出来的问题，在allegro中一目了然，并可以直接进行修改，而无需跨软件进行查找和定位。

[0019] 4.本发明审核工具所有的审核功能模块程序均由allegro skill语言编写，可以直接在allegro的pcb设计环境下运行，避免了国外同类审核软件需要用第三方odb++数据或者gerber数据进行审核情况，简化了审核的流程，加快了审核的进度。

[0020] 5.本发明审核装置的审核点可以无限的扩展，不仅仅限于国外同类审核软件DFM审核的功能，还可以涉及到PCB设计各个阶段的审核，大大提高了审核效率，实现零等待审核。

[0021] 6. 同时，本发明将审核系统独立做成一个电子产品设备，在方便客户即插即用的同时，使得审核系统不再受安装电脑的限制。只要将Ukey设备插在相应工程师的电脑上，就可以做到根据工程师的需要进行PCB设计审核。其降低了企业购买审核工具的成本，还提高了审核工具的利用率，一举两得。

附图说明

[0022] 图1为本发明一种PCB设计版图审核装置的工作流程示意图；

[0023] 图2为本发明一种PCB设计版图审核装置的审核系统的工作流程示意图；

[0024] 图3为本发明一种PCB设计版图审核装置的审核系统的功能架构示意框图。

具体实施方式

[0025] 为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实例并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

[0026] 如图1或图2所示：本发明一种PCB设计版图审核装置, 包括设备存储器，所述设备存储器中设置有自动DFM审核模块和人工交互审核模块；所述自动DFM审核模块包括走线审核模块、过孔审核模块、铜皮审核模块、丝印审核模块、阻焊审核模块和钢网审核模块；所述人工交互审核模块包括网表审核模块、布局审核模块、信号审核模块、结构IDF输出模块、器件高度报表模块、布局布线相关交互审核模块、丝印相关交互审核模块、生产相关交互审核模块。

[0027] 上述审核装置采用C#语言进行系统界面的开发，借助C#语言的强大功能，可以有效的、快速的开发出强大的系统界面。借助cadence skill 语言进行审核功能模块的开发，由于skill语言可以在allegro pcb环境下直接运行，使得审核工作就可以直接在pcb设计环境下进行，而无需输出第三方数据在专门的审核平台进行，大大的提高了审核的效率。借助ipc通信，完成C#界面程序和cadence skill模块程序之间的双向通信，完成人机之间的完美交互。本发明审核装置目前带有的审核模块有100多项，还可以根据需要无限扩展审核功能。下面对小部分特别有亮点的功能程序做详细说明：

[0028] 1、自动审核退耦电容是否都已经就近打孔功能：

[0029] 在PCB设计中退耦电容的都需要靠近焊盘的地方进行走线和打孔，以减小退耦电容的分布电感，保证退耦电容的退耦效果。在审核装置实现上，首先需要审核装置需要自动判定那些器件是电容，然后再自动查找电容pin的周围是否有和pin相同网络的过孔。

[0030] 在系统内，通过下面的方法来判定是否为退耦电容。

[0031] a、电容器件的管脚应该等于2个；

[0032] b、电容器件的管脚连接的应该是电源网络；

[0033] c、如果器件的管脚是直插的焊盘我们将直插电容忽略，因为直插电容，是不需要打孔的；

[0034] d、如果用户设置了器件的checktools的 NODRC属性我们认为他不必检查这个器件是否打孔；

[0035] 需要说明的是，根据上面的算法，查出来的电容，也可能是用于电源桥接的电感、磁珠、0欧电阻。根据第4点的算法，如果发现有的电容的打孔实在无法更改，或者就是不需要打孔，我们就可以设置他们的checktools的 NODRC属性。

[0036] 查找到电容后，再查找电容pin周围一定范围内，是否有和电容pin网络一样的过孔。

[0037] 2、审核程序自动搜索并识别电源网络：

[0038] 对于一块电路板而言，板上的电源信号，时钟信号，差分信号，是3类至关重要的信号。对于这些信号我们需要重点审核。Yep Checker可以快速的找到这些信号。

[0039] 审核装置判断一个网络为电源网络，主要依据如下的原则：

[0040] A、如果连接的pin点数少于4个我们认为它不是电源网络；

[0041] B、如果连接只有2个pin点的器件个数少于2个我们认为它不是电源网络；

[0042] C、如果连接点的电容数量少于一个我们认为它不是电源网络；

[0043] D、如果连接点的器件都是2个pin的我们认为它不是电源网络；

[0044] E、如果连接的网络已经设置有差分属性那么我们认为它不是电源网络；

[0045] F、如果连接的网络名称中含有"CLK"字样我们认为它不是电源网络[0046] G、如果用户设置了网络的checktools的NODRC属性我们认为它不是电源网络；

[0047] 筛选掉如上的7个条件后，剩下的网络审核装置认为是电源网络。

[0048] 3、审核程序自动搜索并识别时钟网络：

[0049] PCB审核的时候，需要对每一个时钟信号进行审核确认，以确认时钟信号的长度、拓扑结构满足设计要求。

[0050] 审核装置判断一个网络为时钟网络，主要依据如下的原则：

[0051] 网络名称含有CLK；

[0052] 网络的NET_SPACING_TYPE属性为CLK；

[0053] 时钟网络过电阻后的网络，如果pin点小于或等于4，也认为是时钟网络；

[0054] 4、审核程序自动搜索并识别差分网络：

[0055] PCB审核的时候，需要对每一对差分信号进行审核确认，以确认差分信号的长度和差分线间距，满足设计要求。

[0056] 审核装置判断一个网络为差分网络，主要依据如下的原则：

[0057] 网络名称的最后一个字母为“P”“N”，“+”“-”，“P”“M”；

[0058] 网络的NET_SPACING_TYPE属性为DIFF；

[0059] 网络的diffpair属性为真；

[0060] 差分网络过电阻后的网络，如果pin点小于或等于4，也认为是差分网络；

[0061] 5、自动审核电源网络各层走线是否都被加粗

[0062] 检查电源网络各层走线是否都被加粗，通常情况下，电源的各层走线，要比普通的信号走线线宽要宽，满足电流载流功能，通过人工审核，通常审核不全面，且会花大量的审核时间。

[0063] 审核装置实现上，首先读取电路板的设计规则，获得普通信号的设计线宽。然后审核装置逐一扫描并自动搜索并识别的电源网络的各层，各段电源走线的线宽大小，并和普通信号的设计线宽大小进行对比。

[0064] 6、在pcb设计环境下，对于原理图的网表进行审核装置自动审核[0065] 原理图设计过程中会出现肉眼难以识别的小错误，在pcb设计环境下对原理图网表进行审核装置自动审核就可以快速的发现这些错误。

[0066] 审核装置目前共有8大项的网表审核功能，并可以根据需要无限扩展审核项。

[0067] 第一项功能：用于查找网表中的单端连接网络，也就是一个网络只有一个pin；

[0068] 在首次进行方案的原理设计，这种情况是经常出现的。如下的情况就出现此类问题：

[0069] 第一种情况：由于设计方案规模比较大，网络只在某处进行了定义，而漏了将他们进行有效对连，而依靠人工的方式，由于设计规模大，将这些单端网络找全就比较困难，比较花费时间。而通过审核装置这很快就可以全部定位到所有的此类问题。

[0070] 第二种情况：两边网络名不一致，造成一个网络变成了2个单端网络。比如某处网络名称后面多了一个空格，而另外一处没有空格。这种情况通过人工通常是审核不出来问题的，因为空格肉眼看不见。当然多数的情况是两边的网络是肉眼可以识别的网络名称不一致。

[0071] 审核装置扫描板上的所有网络，并找出只有一个pin的网络。

[0072] 第二项功能：用于检查两个pin的器件，pin上的网络是否是一样的。如果一样，说明器件被短路了，这是有问题的。

[0073] 在原理设计的时候，将两个pin的器件，比如电阻、电容、电感等两端的pin误连接。通常在画原理图的时候，移动电阻、电容、电感等两端器件导致，而且不易被察觉。审核装置扫描板上的所有器件，找出只有2个pin的器件，并且这两个pin的网络名称一样。

[0074] 第三项功能：用于检查两个pin的器件，是否只有一个pin连接了网络，而另外一个pin没有连接，这个通常在画原理图的时候会出现的小错误。比如电容一端没有和地符号或电源符号连接好。审核装置扫描板上的所有器件，找出只有2个pin的器件，并且有个pin有网络连接，另外一个pin没有网络连接。

[0075] 第四项功能：用于检查单个pin器件，是否没有网络连接。

[0076] 单个pin器件通常是测试点，测试点没有和网络连接好，就会出现这个问题。有时候人工也不易检查出来。审核装置扫描板上的所有器件，找出只有1个pin的器件，并且这个pin没有网络连接。

[0077] 第五项功能：用于检查大于等于3个pin的器件，只有一个pin有网络。

[0078] 大于等于3个pin的器件，在实际的应用中，通常需要接2个pin或以上的信号。如果只有一个pin有网络连接，那通常是有问题的。审核装置扫描板上的所有器件，找出大于等于3个pin的器件，并且这个器件只有1个pin有网络连接。

[0079] 第六项功能：用于检查原理图中有相同value值的器件，但指定了不同的封装。该功能多用于ORCAD画的原理图，HDL画的原理图，通常不将器件的value值导过来。所以此项功能，通常用于ORCAD画的原理图。当然，此项查出来的问题，不一定是有错误，供原理图设计工程师参考。审核装置扫描板上的所有器件，找出有相同value值的器件，然后判断这些器件的封装名称是否一样。

[0080] 第七项功能：用于检查板上的非金属化孔是否被定义了网络。

[0081] 板上的非金属化孔通常是板子四周的螺丝孔或接插件的定位孔，由于是非金属化，所以不能定义有网络，如果被定义有网络属性，但实际上也无法连通，所有是有问题的。审核装置扫描板上的所有网络，并找出各网络上连接的pin点是否有非金属化孔。

[0082] 第八项功能：用于检查原理图中只连接了电容的网络

[0083] 如果一个网络只连接了电容，没有和器件连接，那么这些电容就是孤立没有用处的。这种问题，通常是由于电容连接的电源网络和器件的电源网络的名称不一致造成。审核装置扫描板上的所有网络，找出网络上连接的器件，并且这些器件都是电容。审核装置上识别器件为电容的方式是，首先它是2个pin管脚的器件，并且它的REF编号是以C开头。

[0084] 7、网表导入allegro后，判断器件为何无法正常放出

[0085] 网表从原理图导入allegro后，需要将它们放出来到板上，在摆入的过程中通常会有些器件无法摆放出来，这些问题通过人工去确认为何无法正常摆出来，是比较花费时间的，特别是pin脚比较多的器件（比如几百pin的BGA器件）pin number不对应的问题。

[0086] 审核装置从三个方面判断器件为何无法正常放出。

[0087] 第一种情况，审核装置搜索了所有指定的库路径，没有找到需要的封装，给出ERROR提示找不到封装库。

[0088] 第二种情况，审核装置在指定的库路径中，找到了封装库。通过分析网表中的器件pin number分布和库路径中的封装库pin number分布不一致，给出WARNING提示。

[0089] 第三种情况，审核装置在指定的库路径中，找到了封装库，而且pin number分布也没有问题。那么不能摆出原因可能是，没有找到焊盘、板子图面范围不够大摆不出来，或者根本就没有问题。给出WARNING提示。

[0090] 8、设置无模式快捷命令，方便设计和审核

[0091] 为方便设计和审核，审核装置提供了大量的快捷命令，包括审核装置界面按钮和键盘的快捷命令，以方便工程师对设计图的操作和控制。

[0092] 快捷命令，就是将某些特定的功能的组合起来，然后通过注册一个命令，通过这个命令来调用这些程序模块，快速的实现特定的功能。比如如下的命令和对应的功能：

[0093] LA：表示显示所有电气层；

[0094] L0：表示关闭所有电气层；

[0095] L1、L2、L3…… ：表示显示数字对应的电气层；如果需要同时打开多个电气层，只需要在每一个字母之间增加空格。比如：L1 2 4 5：表示同时打开1 2 4 5电气层。

[0096] S：显示丝印层面；

[0097] 先S，后LT：显示丝印TOP层；

[0098] 先S，后LB：显示丝印BOTTOM层；

[0099] SO：Text Outline开关；

[0100] SD：Ref和器件连线指示开关；

[0101] 多达近百项这样的快捷命令功能这里不一一例举。

[0102] 9、审核REF摆放是否存在交叉摆放错误

[0103] REF摆放交叉，器件摆放的顺序和器件REF的摆放顺序不一致。这个还是比较经常出现，但不容易被肉眼识别。程序实现上，就是画出器件和REF之间的连线，用于肉眼查看REF摆放的是否正确，同时对交叉的摆放给出警告，人工交互审核的时候，只需要核对器件和REF之间的连线交叉的部分，REF是否摆放正确。

[0104] 10、按原理图页进行布局审核

[0105] 通常情况下，原理设计工程师在设计原理图的时候，会把实现功能的相关的器件画在一起。而布局的时候，也是需要参照原理图，把功能相关的器件进行集中的布局。如果出现同一页的原理图的器件，在PCB的版面上是零散的分布，这种情况就可能存在部分的器件布局不合理。有了这项功能，设计工程师就可以快速的发现这类问题，并改进布局。

[0106] 审核装置实现上，通过提取网表中器件和页面相关的信息，见相同页面的器件，建立一个group，有几页原理图就建立几个group。审核的时候，就针对这些group进行相应的人工交互操作，并提供3种高亮功能方便审核。

[0107] TempHighlight: 临时高亮显示；

[0108] PermHighlight: 使用某种颜色高亮显示；

[0109] Dehighlight: 取消高亮显示；

[0110] 11、逐一对电源网络，时钟网络，差分网络，以及自选网络交互审核[0111] 针对审核装置自动识别到电源网络，时钟网络，差分网络，以及工程师关注的网络信号，需要逐一进行人工交互审核。

[0112] 审核装置在option面板列出所有自动识别到网络或者调入工程师关注的网络信号，工程师点击对应的网络名称即可自动对应到板上的网络走线，并提供对该网络进行TempHighlight或PermHighlight或Dehighlight方式进行显示，从而方便人工交互审核每一个网络是否满足设计的要求。

[0113] 同时审核装置提供电源网络，时钟网络，差分网络的高亮和输出报表的功能，进一步方便工程师对特殊信号的审核。

[0114] 综上所述，本发明的PCB设计版图审核装置具备如下功能：

[0115] 1、类似U盘的功能，用于存储Yep Checker审核系统。也就是Yep Checker审核系统不是安装在电脑上而是直接放在Ukey设备存储器上。由于Yep Checker审核系统只需要在cadence allegro启动的时候，一次性调入电脑内存，而无需在电脑和Ukey设备来回传输数据，因此直接将审核系统放在Ukey设备上，不会影响到审核系统的正常使用。

[0116] 2、存储Yep Checker审核系统的license信息，为了避免将审核系统从Ukey设备copy出来放在普通的U盘上也能使用的情况出现。每一个独立的Ukey设备都对应设置有唯一的license编号，该license和存储在该Ukey设备上的Yep Checker审核系统的license信息一一对应。

[0117] 3、当Ukey设备插入到电脑USB接口的时候，审核系统自动启动初始化程序，完成环境变量的初始设置。

[0118] 初始化审核系统主要运行以下三个方面的内容：

[0119] a、检测Ukey设备的盘符，通常是现有硬盘盘符后面类推，比如先有电脑硬盘盘符为C、D、E盘，那么Ukey设备的盘符就为F盘。

[0120] b、检测系统的环境变量是否已经设置有yepchecker，以及设置的变量值是否已经正确。如果没有这个环境变量，就创建它，并使这个环境变量立即生效。如果已经有这个环境变量，但变量的值不正确，那么修正这个环境变量值，并使这个环境变量立即生效。环境变量值为Yep Checker审核系统所在的Ukey设备的具体目录路径。

[0121] c、检测pcbenv

[0122] 读取Home环境变量，该环境变量值为cadence allegro的配置文件夹所在的目录，cadence allegro的配置文件夹名称为pcbenv，配置文件为该文件夹下的文件名为allegro.ilinit，将需要加载的审核系统写在allegro.ilinit文件内来实现allegro启动时自动加载。初始化审核系统需要检测allegro.ilinit文件是否含有load(strcat(axlOSSlash(getShellEnvVar("yepchecker")) "LoadYepCheckerFile.il")) 这句代码，如果没有则增加这句代码。这句代码的作用就是用于cadence allegro启动的时候，自动加载Yep Checker审核系统。而yepchecker这个环境变量的变量值就是Yep Checker审核系统所在的目录位置。

[0123] 做好这三个部分的初始化工作，当allegro启动的时候，就会自动启动Yep Checker审核系统，当然前提是Ukey设备已经插入到电脑USB接口上。接下来，设计工程师就可以使用Yep Checker审核系统进行审核工作了。

[0124] 应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的思想和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改。