一种高反射层倒装LED芯片结构及其制作方法转让专利

申请号 : CN201310482731.X

文献号 : CN104576857B

文献日 :

基本信息:

PDF:

法律信息:

相似专利:

发明人 : 郝惠莲沈文忠

申请人 : 上海工程技术大学

摘要 :

本发明涉及一种高反射层倒装LED芯片结构及其制作方法,该芯片包括蓝宝石衬底、外延结构层、反光层、绝缘层和接触金属层,其具体制作过程首先在蓝宝石衬底上依次生长出包括N‑GaN层、量子阱层和P‑GaN层的外延结构层,并蚀刻出N区电极槽;在P‑GaN层的表面蒸镀一层透光导电层以及一层留有空白区域的DBR反射层,所述空白区域形成P区电极槽;在所述DBR反射层上淀积一层覆盖DBR反射层上表面以及P区电极槽和N区电极槽侧壁的绝缘层;在所述P区电极槽和N区电极槽内分别设置互不接触的P区接触金属和N区接触金属,形成接触金属层。与现有技术相比,本发明能够解决反光层的光吸收问题,提高倒装LED芯片的光子提取效率。

权利要求 :

1.一种制作高反射层倒装LED芯片结构的方法,其特征在于,所述的高反射层倒装LED芯片结构包括蓝宝石衬底、外延结构层、反光层、绝缘层和接触金属层,所述蓝宝石衬底上表面生长有外延结构层,由下至上依次包括N-GaN层、量子阱层和P-GaN层,该P-GaN层上蚀刻有延伸至N-GaN层的N区电极槽,所述反光层和绝缘层覆盖于P-GaN层上,并使P-GaN层上部分区域裸露,形成P区电极槽,所述接触金属层包括互不接触的P区接触金属和N区接触金属,分别设置于P区电极槽和N区电极槽,所述的反光层包括透光导电层和DBR反射层,所述的透光导电层覆盖于P-GaN层的上表面,所述DBR反射层设置在透光导电层的上表面,DBR反射层设置有用于形成P区电极槽的空白区域,该方法包括以下步骤:在蓝宝石衬底上依次生长出包括N-GaN层、量子阱层和P-GaN层的外延结构层,并蚀刻出N区电极槽;

在P-GaN层的表面蒸镀一层透光导电层以及一层留有空白区域的DBR反射层,所述空白区域形成P区电极槽;

在所述DBR反射层上淀积一层覆盖DBR反射层上表面以及P区电极槽和N区电极槽侧壁的绝缘层;

在所述P区电极槽和N区电极槽内分别设置互不接触的P区接触金属和N区接触金属,形成接触金属层。

2.根据权利要求1所述的一种制作高反射层倒装LED芯片结构的方法,其特征在于,所述的透光导电层为TIO薄膜。

3.根据权利要求1所述的一种制作高反射层倒装LED芯片结构的方法,其特征在于,所述的DBR反射层为由至少一对SiO2和Ti3O5相互间隔形成周期性结构层。

4.根据权利要求1所述的一种制作高反射层倒装LED芯片结构的方法,其特征在于,所述接触金属层的P区接触金属和N区接触金属均为分层设置的Cr/Al/Cr/Pt/Au。

5.根据权利要求1所述的一种制作高反射层倒装LED芯片结构的方法,其特征在于,所述绝缘层可以为SiO2或者SiN,绝缘层还覆盖N区电极槽和P区电极槽的侧壁。

说明书 :

一种高反射层倒装LED芯片结构及其制作方法

技术领域

[0001] 本发明涉及LED芯片制造技术,尤其是涉及一种高反射层倒装LED芯片结构及其制作方法。

背景技术

[0002] GaN LED由于在照明和背光等方面的应用,受到越来越多的关注。与传统光源相比,LED具有寿命长,可靠性高,体积小,功耗低,响应速度快等优点,是替代传统照明的新型固体光源。
[0003] 目前,LED芯片主要是正装结构,两个电极都位于芯片的出光面,而电极和焊点都会吸收部分光,从而导致了出光效率的降低,而且这种结构芯片的p-n结的热量,通过蓝宝石衬底传导出去,导热路径较长,芯片热阻较大。同时,这种结构的电极引线也会挡住部分光进入器件封装,导致出光效率的降低。因此,正装芯片虽然工艺相对简单成熟,但无论是功率、出光效率还是热性能都不可能是最优的。
[0004] 1998年,Lumileds Lighting公司首先提出了倒装芯片的概念,在这种结构中,光从蓝宝石衬底取出,不必从电流扩散层取出,同时这种结构还可以将P-n结的热量直接通过金属层导出,散热效果更好;而且在p-n结与p电极之间增加了一个反光层,消除了电极和引线的挡光,因此这种结构具有电、光、热等方面较优的特性。倒装芯片中反光层的设计,一方面要考虑到反光层与GaN的粘附性要牢,同时还要考虑到高的反射率以及优良的电流扩展性,这样才能有效地提升光子提取效率。目前倒装芯片都采用金属作为反光层,但金属的反射率有限,不能完全充分地将光子反射出去,影响了倒装芯片的光子提取效率。

发明内容

[0005] 本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种高反射层倒装LED芯片结构及其制作方法,该技术能够解决反光层的光吸收问题,提高倒装LED芯片的光子提取效率。
[0006] 本发明的目的可以通过以下技术方案来实现:
[0007] 一种高反射层倒装LED芯片结构,包括蓝宝石衬底、外延结构层、反光层、绝缘层和接触金属层,所述蓝宝石衬底上表面生长有外延结构层,由下至上依次包括N-GaN层、量子阱层和P-GaN层,该P-GaN层上蚀刻有延伸至N-GaN层的N区电极槽,所述反光层和绝缘层覆盖于P-GaN层上,并使P-GaN层上部分区域裸露,形成P区电极槽,所述接触金属层包括互不接触的P区接触金属和N区接触金属,分别设置于P区电极槽和N区电极槽,所述的反光层包括透光导电层和DBR反射层,所述的透光导电层覆盖于P-GaN层的上表面,所述DBR反射层设置在透光导电层的上表面,DBR反射层设置有用于形成P区电极槽的空白区域。
[0008] 所述的透光导电层为TIO薄膜,其厚度为20~2000微米,能够达到较好的透光效果,同时又能保证电流的扩展作用。如果厚度太厚,会降低透光性,如果厚度太薄,电流扩展作用就会变差。
[0009] 所述的DBR反射层为由至少一对SiO2和Ti3O5相互间隔形成周期性结构层,每层SiO2的厚度小于等于2微米,每层Ti3O5的厚度小于等于2微米,每一层SiO2和Ti3O5的厚度可以有差别,DBR反射层中SiO2的总厚度最好控制在1000微米,Ti3O5的总厚度控制在600微米。
[0010] 所述N区电极槽的底部距离P-GaN层上表面的距离为1-2微米。
[0011] 所述接触金属层的P区接触金属和N区接触金属需采用强导电性的金属,最好选用分层设置的Cr/A1/Cr/Pt/Au,每层厚度分别为2nm/200nm/5nm/50nm/2000nm。
[0012] 所述绝缘层可以为SiO2或者SiN,厚度为1微米,绝缘层还覆盖N区电极槽和P区电极槽的侧壁。
[0013] 一种制作上述高反射层倒装LED芯片结构的方法,该方法包括以下步骤:
[0014] 在蓝宝石衬底上依次生长出包括N-GaN层、量子阱层和P-GaN层的外延结构层,并蚀刻出N区电极槽;
[0015] 在P-GaN层的表面蒸镀一层透光导电层以及一层留有空白区域的DBR反射层,所述空白区域形成P区电极槽;
[0016] 在所述DBR反射层上淀积一层覆盖DBR反射层上表面以及P区电极槽和N区电极槽侧壁的绝缘层;
[0017] 在所述P区电极槽和N区电极槽内分别设置互不接触的P区接触金属和N区接触金属,形成接触金属层。
[0018] 与现有技术相比,本发明的反光层由透光导电层和DBR反射层构成,透光导电层采用可以采用ITO薄膜,保证电流的充分扩散。DBR是由两种不同折射率的材料交替排列组成的周期性结构,每层材料的光学厚度约为中心反射波长的四分之一,相当于简单的一组光子晶体。由于频率落在能隙范围内的光子无法穿透,DBR反射层的反射率可达99%以上,大大减弱了金属作为反射镜时的光吸收问题。

附图说明

[0019] 图1至图6分别为制作过程中每一步的结构示意图。

具体实施方式

[0020] 下面结合附图和具体实施例对本发明进行详细说明。
[0021] 实施例
[0022] 图1至图6示出了一种高反射层倒装LED芯片在制作过程中各个步骤是的结构,该芯片的制作过程包括以下步骤:
[0023] 步骤一:利用MOCVD设备在蓝宝石衬底1上生长出包括N-GaN层21、量子阱层22和P-GaN层23的外延结构层2。N-GaN层、量子阱层和P-GaN层由下至上依次设置,具体结构如图1所示。
[0024] 步骤二:采用正胶光刻外延结构层,在其表面光刻出需要进行蚀刻的图形,然后放入感应耦合等离子蚀刻机(ICP)腔体中进行干法蚀刻,蚀刻至N-GaN层21,形成N区电极槽6N,如图2所示,N区电极槽的底部距离P-GaN层上表面的距离为1-2微米。
[0025] 步骤三:将蚀刻好的芯片放入电子束蒸发台(E-gun),蒸镀上一层透光导电层31,然后做正胶光刻,腐蚀出透光导电层的形状,使其覆盖P-GaN层23。该透光导电层31需要具备良好的透光性和电流扩散性,本实施例中采用ITO薄膜。该ITO薄膜的厚度不能太厚,否则透光性不好,也不能太薄,如果过薄,电流扩展作用就会变差,最好选用厚度在20-2000微米之间ITO薄膜,如图3所示。
[0026] 步骤四:用负胶在芯片表面光刻出DBR反射膜的形状,利用DBR蒸镀设备在透光导电层31的上表面蒸镀出DBR反射层32,再经过浮离去胶后,即可以得到如图4所示的结构。该DBR反射层32的留有部分空白区域,该对应区域能够形成P区电极槽6P,使得接触金属层的P区接触金属能够透光导电层直接相连。DBR反射层32由两种折射率差别大于1的两种材料周期性的间隔设置构成,周期性结构的层数可以是1层,也可以是多层。本实施例中选用多层SiO2和Ti3O5相互间隔形成周期性结构层,每层SiO2的厚度小于等于2微米,每层Ti3O5的厚度小于等于2微米,每一层SiO2和Ti3O5的厚度可以有差别,DBR反射层中SiO2的总厚度最好控制在1000微米,Ti3O5的总厚度控制在600微米。
[0027] 步骤五:采用PECVD在芯片表面淀积一层绝缘层4,该绝缘层可以是SiO2或者SiN,保证DBR反射层上表面以及P区电极槽和N区电极槽侧壁能够被覆盖到。本实施例中采用厚度为1微米的SiO2,如图6所示。
[0028] 步骤六:在P区电极槽6P和N区电极槽6N内分别设置互不接触的P区接触金属5P和N区接触金属5N,构成接触金属层。接触金属层的材料可以使用一种导电性强的金属,也可以由导电性强的金属层叠组合而成,每层金属的厚度不超过5微米。在本实施例中,采用分层设置的Cr/Al/Cr/Pt/Au的接触金属层结构,每层厚度分别为2nm/200nm/5nm/50nm/2000nm。