一种单口点钞机的图像处理方法

摘要

本发明公开了一种单口点钞机的图像处理方法，包括以下步骤：（1）打开点钞机，待码盘边沿到来，利用FPGA测试码盘齿周期；（2）当后一码盘齿周期不等于前一码盘齿周期的偶数倍时，启动CIS进行曝光并对纸币的行输出进行采样；（3）设定纸币到来条件和纸币离开条件；（4）CIS进行曝光并对纸币的行输出进行采样后，满足纸币到来条件时进行图像行数据存储；（5）设定CIS采集提前结束的两个条件；（6）图像行数据存储后，当CIS采集的图像行数据同时满足步骤（5）中的两个条件时，图像采集结束。由于少采集一行图像可节约一定的时间，设定提前采集结束条件可节约图像采集时间，保证尽快进入图像识别过程，防止倾斜的纸币被当作可疑币而被拒识。

权利要求

1.一种单口点钞机的图像处理方法，其特征在于，其包括以下步骤：

（1）打开点钞机，待码盘边沿到来，利用现场可编程阵列FPGA测试码盘齿周期，判断后一码盘齿周期是否等于前一码盘齿周期的偶数倍；

（2）当后一码盘齿周期不等于前一码盘齿周期的偶数倍时，通过FPGA启动CIS进行曝光并对纸币的行输出进行采样，设定CIS的曝光启动信号和行采样启动信号与码盘信号同步；

（3）设定CIS的行输出的两个条件为：①CIS的行输出采样像素值大于背景值的个数满足指定个数；② CIS的行输出相邻像素的跳变量大于指定阈值的个数满足指定个数；当此两个条件同时满足为纸币到来条件，当此两个条件同时不满足则为纸币离开条件：（4）CIS进行曝光并对纸币的行输出进行采样后，满足纸币到来条件时进行图像行数据存储，不满足纸币到来条件时FPGA产生停机信号；

（5）设定CIS采集提前结束的两个条件为：①CIS的采集行数达到设定的最少采集行数；

②CIS的行输出有效像素的数目低于指定阈值；

（6）图像行数据存储后，当CIS采集的图像行数据同时满足步骤（5）中的两个条件时，图像采集结束；当CIS采集的图像行数据不满足步骤（5）中的两个条件时，判断是否满足纸币离开条件，满足纸币离开条件则图像采集结束，不满足纸币离开条件则重新开始下一行图像的采集。

2.根据权利要求1所述的单口点钞机的图像处理方法，其特征在于：步骤（1）中，当后一码盘齿周期等于前一码盘齿周期的偶数倍，在纸币尚未到来时，FPGA产生停机信号；当纸币已经到来滞留在CIS时，通过FPGA启动CIS进行曝光和对纸币的行输出进行采样并对滞留纸币的行输出进行采样，然后再按照步骤（3）、（4）、（5）、（6）进行，直至滞留纸币离开CIS。

3.根据权利要求1或2所述的单口点钞机的图像处理方法，其特征在于：所述步骤（5）中设定的最少采集行数低于最小尺寸的纸币采样行数。

4.根据权利要求3所述的单口点钞机的图像处理方法，其特征在于：所述最少采集行数为50。

说明书

一种单口点钞机的图像处理方法

技术领域

[0001] 本发明涉及一种图像处理方法，具体的说是一种单口点钞机的图像处理方法，属于点钞机技术领域。

背景技术

[0002] 由于单口点钞机价格低廉、使用方便，其是点钞机市场不可缺少的一类产品。传统的单口点钞机采用纸币长宽和安全线编码等特征识别纸币面额，由于纸币的多样性以及新版本纸币的不断发行，传统的单口点钞机面临应用单一和无法升级的困境。而在单口点钞机中引入图像识别模块，利用纸币的图像识别面额可有效解决这一难题。然而由于单口点钞机传输通道长度狭窄，接触式图像传感器2（英文名称Contact Image Sensor, 以下简称CIS）通常安装在传输板1的前半部分，如图1所示。纸币经CIS扫描输出平行四边形或矩形图样的高度即为纸币图像宽度。单口点钞机在加装图像模块后会出现点钞停机时纸币停留在CIS上方，以及倾斜纸币图像运算时间不足的问题，这两点都很容易造成纸币拒识。

[0003] 对单口点钞机而言，图像识别模块的系统耗时极限由停机容许决定，即前一张可疑币的停机处理需确保当前纸币可以停留在单口机通道内。由于点钞状态的复杂性，比如许多外币尺寸差异很大，在混点时很容易出现纸币倾斜的情况，如图3所示。图3中下部倾斜的纸币3因为倾斜在CIS滞留了较长时间，当该倾斜的纸币完全脱离CIS时（即图像采集过程完成），该倾斜的纸币可能已达到单口机停机的极限条件，此时即使该倾斜的纸币3可以有效识别，但因为输出识别结果不及时，仍然会被当作可疑币拒识。

[0004] 另外，由于单口点钞机仅有一个收钞口，任何一次纸币的拒识都会造成机器停机，由于传输通道长度有限，单口点钞机在点钞过程中，如果遇到假币或未知币（以下统称可疑币），控制系统就会控制电机停止运行使点钞机进入停机状态，此时下一张纸币3（以下简称滞留币）因为惯性作用会沿单口机进钞结构继续移动，从而滞留在CIS上方，如图2所示。此时，滞留币已有部分脱离CIS，如果丢弃该部分图像，则滞留币成像的上边将无法定位，宽度会减少，纸币图像的关键特征可能会丢失，纸币图像关键特征是能唯一描述纸币并有效区别其它纸币的特征区域，纸币图像的关键特征丢失会造成滞留币被拒识。因此，现有技术的单口点钞机还存着滞留币容易被拒识的问题。

发明内容

[0005] 本发明的目的在于提供一种单口点钞机的图像处理方法，利用这种方法能够有效的识别倾斜纸币，以解决现有技术的点钞机中倾斜纸币在CIS中滞留时间长，导致输出识别结果不及时造成拒识的技术问题。

[0006] 本发明采用如下技术方案：一种单口点钞机的图像处理方法，其包括以下步骤：

[0007] （1）打开点钞机，待码盘边沿到来，利用现场可编程阵列FPGA测试码盘齿周期，判断后一码盘齿周期是否等于前一码盘齿周期的偶数倍；

[0008] （2）当后一码盘齿周期不等于前一码盘齿周期的偶数倍时，通过FPGA启动CIS进行曝光并对纸币的行输出进行采样，设定CIS的曝光启动信号和行采样启动信号与码盘信号同步；

[0009] （3）设定CIS的行输出的两个条件为：①CIS的行输出采样像素值大于背景值的个数满足指定个数；② CIS的行输出相邻像素的跳变量大于指定阈值的个数满足指定个数；当此两个条件同时满足为纸币到来条件，当此两个条件同时不满足则为纸币离开条件：

[0010] （4）CIS进行曝光并对纸币的行输出进行采样后，满足纸币到来条件时进行图像行数据存储，不满足纸币到来条件时FPGA产生停机信号；

[0011] （5）设定CIS采集提前结束的两个条件为：①CIS的采集行数达到设定的最少采集行数；②CIS的行输出有效像素的数目低于指定阈值；

[0012] （6）图像行数据存储后，当CIS采集的图像行数据同时满足步骤（5）中的两个条件时，图像采集结束；当CIS采集的图像行数据不满足步骤（5）中的两个条件时，判断是否满足纸币离开条件，满足纸币离开条件则图像采集结束，不满足纸币离开条件则重新开始下一行图像的采集。

[0013] 步骤（1）中，当后一码盘齿周期等于前一码盘齿周期的偶数倍，在纸币尚未到来时，FPGA产生停机信号；当纸币已经到来滞留在CIS时，通过FPGA启动CIS进行曝光和对纸币的行输出进行采样并对滞留纸币的行输出进行采样，然后再按照步骤（3）、（4）、（5）、（6）进行，直至滞留纸币离开CIS。

[0014] 所述步骤（5）中设定的最少采集行数低于最小尺寸的纸币采样行数。

[0015] 所述最少采集行数为50。

[0016] 本发明的有益效果是：本发明是通过现场可编程阵列FPGA测试码盘齿周期，由于倾斜纸币在刚到达CIS时同样会出现行有效输出像素点低于指定像素点数目的情况，因此本发明在设计逻辑时对倾斜纸币与正常纸币进行区别对待，FPGA在判断纸币到来时，设定最少采集行数，并且CIS的行输出有效像素的数目低于指定阈值时，停止图像采集过程，也就是对倾斜纸币进行“切角”，因此CIS只有达到最少采集行数时才开始“切角”，由于少采集一行图像可节约一定的时间，设定提前采集结束条件可使图像采集提前结束，节约图像采集时间，可保证尽快进入图像识别过程，防止倾斜的纸币被当作可疑币而被拒识。当纸币正常不倾斜时，只要满足纸币离开条件时图像采集即可结束。利用本发明能够及时输出倾斜纸币的识别结果，解决了现有技术的点钞机中倾斜纸币在CIS中滞留时间长造成拒识的技术问题。

[0017] 如果当前码盘的周期达到前一码盘周期的偶数倍时，FPGA产生停机信号，此时FPGA控制CIS曝光和采样停止，当单口点钞机重新启动后，FPGA会根据码盘转动后的方波输出启动CIS曝光和行输出并采集直至滞留的纸币离开CIS，此时即可完成滞留币的前后拼接。由于传统的图像点钞机采用在CIS上方加装定位红外传感器，在实际采集时会多采集背景行，增加了图像处理的时间。本发明利用CIS的行输出数据进行判断，可保证采集的图像完全不存在背景行。FPGA根据CIS输出的数据判断纸币的到来和离开可保证纸币采集完整性，在去除无效背景行的同时可保证滞留币完整采样。本发明通过FPGA可将滞留币脱离CIS部分和未脱离CIS部分的图像分别采集并拼接在一起，保证纸币采集的完整性，解决了现有技术的点钞机中滞留币的关键特征容易丢失的技术问题，因此利用本发明滞留币就不会被拒识。

[0018] 对比常用的多种钞票，发现5欧元纸币的宽度最窄，由于5欧元纸币的采集输出在56行左右，因此设定最少采集行数为50，在满足最少采集行数后，当CIS的行输出有效像素的数目低于指定阈值时，则停止图像采集。

附图说明

[0019] 图1是CIS的安装位置示意图；

[0020] 图2是滞留币部分脱离CIS的示意图；

[0021] 图3是单口点钞机在混点时纸币的状态示意图；

[0022] 图4是本发明图像处理方法的流程图。

[0023] 其中1为传输板，2为接触式图像传感器CIS，3为纸币。

具体实施方式

[0024] 下面结合附图和具体实施例对本发明进行详细说明。

[0025] 本实施例的单口点钞机的图像处理方法的流程图如图4所示，本实施例按照以下步骤进行：

[0026] （1）打开点钞机，待码盘边沿到来，利用现场可编程阵列FPGA测试码盘齿周期，判断后一码盘齿周期是否等于前一码盘齿周期的偶数倍，本实施例设定为4倍。

[0027] （2）当后一码盘齿周期不等于前一码盘齿周期的偶数倍时，本实施例设定为4倍，通过FPGA启动CIS进行曝光并对纸币的行输出进行采样，设定CIS的曝光启动信号和行采样启动信号与码盘信号同步；

[0028] （3）设定CIS的行输出的两个条件为：①CIS的行输出采样像素值大于背景值的个数满足指定个数；② CIS的行输出相邻像素的跳变量大于指定阈值的个数满足指定个数；当此两个条件同时满足为纸币到来条件，当此两个条件同时不满足则为纸币离开条件：

[0029] （4）CIS进行曝光并对纸币的行输出进行采样后，满足纸币到来条件时进行图像行数据存储，不满足纸币到来条件时FPGA产生停机信号；所述步骤（5）中设定的最少采集行数低于最小尺寸的纸币采样行数。本实施例中最少采集行数为50。

[0030] （5）设定CIS采集提前结束的两个条件为：①CIS的采集行数达到设定的最少采集行数；②CIS的行输出有效像素的数目低于指定阈值；

[0031] （6）图像行数据存储后，当CIS采集的图像行数据同时满足步骤（5）中的两个条件时，图像采集结束；当CIS采集的图像行数据不满足步骤（5）中的两个条件时，判断是否满足纸币离开条件，满足纸币离开条件则图像采集结束，不满足纸币离开条件则重新开始下一行图像的采集。

[0032] 当后一码盘齿周期等于前一码盘齿周期的偶数倍，在纸币尚未到来时，FPGA产生停机信号，当纸币已经到来滞留在CIS时，通过FPGA启动CIS进行曝光和对纸币的行输出进行采样并对滞留纸币的行输出进行采样，然后再按照步骤（3）、（4）、（5）、（6）进行，直至滞留纸币离开CIS。

[0033] 步骤（5）中，FPGA在判断纸币到来时，设定的最少采集行数应低于最小尺寸的纸币采样行数，对比常用的多种钞票，发现5欧元纸币的宽度最窄，由于5欧元纸币的采集输出在56行左右，因此本实施例设定最少采集行数为50，在满足最少采集行数后，CIS的行输出有效像素的数目低于指定阈值时，则停止图像采集。

[0034] 按照本实施例的图像处理方法，单口点钞机在设定的速度下点钞时，码盘通过光电传感器生成周期近似的方波信号，当停机发生时，方波信号会呈现周期由低到高直至方波消失的过程。由于码盘与单口点钞机搓钞轮同步，码盘每转动一个齿，纸币在单口机通道内移动相同的距离。FPGA英文全称为Field- Programmable Gate Array，即现场可编程阵列。本实施例中，CIS的曝光和输出周期与码盘同步，可保证在停机过程中FPGA采集的纸币图像均匀。如果当前码盘的周期达到前一码盘周期的偶数倍时，FPGA产生停机信号，此时FPGA控制CIS曝光和采样停止，当单口点钞机重新启动后，FPGA根据码盘转动后的方波输出启动CIS曝光和行输出并采集直至滞留的纸币离开CIS，此时即可完成滞留币的前后拼接。由于传统的图像点钞机采用在CIS上方加装定位红外传感器，在实际采集时会多采集背景行，增加了图像处理的时间。本发明利用CIS的行输出数据进行判断，可保证采集的图像完全不存在背景行。FPGA根据CIS输出的数据判断纸币的到来和离开可保证纸币采集完整性，在去除无效背景行的同时可保证滞留币完整采样。

[0035] 为实现滞留币的拼接，本发明是从以下三个方面对图像的采集逻辑进行了设计：（1）CIS的行启动信号及曝光启动信号与单口机码盘信号同步，仅当单口机转动时，FPGA根据码盘信号的边沿生成行同步信号，控制CIS曝光和输出。（2）FPGA利用主时钟记录码盘齿的周期，并根据码盘齿周期的前后变化判断停机发生。（3）纸币采集的开始和结束由FPGA根据采样到的CIS输出的数据进行判断。本发明通过FPGA可将滞留币脱离CIS部分和未脱离CIS部分的图像采集并拼接在一起，保证纸币采集的完整性，解决了现有技术的点钞机中滞留币的关键特征容易丢失的技术问题，因此利用本发明滞留币就不会被拒识。

[0036] 基于纸币的图像关键特征不位于纸币四角和图像缺角不影响纸币定位的考虑，以及只有在纸币倾斜时才可能出现结果输出不及时的情况，本发明设计逻辑对纸币图像进行“切角”，“切角”即为以下两个条件：CIS的采集行数达到设定的最少采集行数，并且CIS的行输出有效像素的数目低于指定阈值。“切角”后停止图像采集过程，启动图像处理过程。以单口点钞机纵向50DPI（Dot Per Inch）图像为例，少采集一行图像可节约0.25ms，而一张纸币的图像处理时间相对固定，基本控制在5ms以内。根据点钞机自身设定的不同，少采集一行图像所节省的时间也会有所不同。

[0037] 现场可编程阵列FPGA根据码盘边沿产生CIS行启动信号和采样启动信号，启动CIS曝光并同步采样CIS行输出信号，区别背景和纸币内容并统计每一行属于纸币内容的像素数量，用于判断纸币到来和离开CIS的条件，本发明的流程如图4所示。由于倾斜纸币在刚到达CIS时同样会出现行有效输出像素点低于指定像素点数目的情况，因此在设计逻辑时需区别对待。FPGA在判断纸币到来时，设计最少采集行数，只有达到最少采集行数时才开始“切角”。 本发明设计纸币采集提前结束逻辑可使图像采集提前结束，节约图像采集时间，可保证及时输出识别结果，防止倾斜的纸币被当作可疑币而被拒识。

[0038] 本发明未提及的部分与现有技术相同或者可以根据现有技术加以实现。

[0039] 在本发明其它的实施例中，最少采集行数可以是根据所要清点的最小纸币的尺寸设置，采集行数会随着图像分辨率和结构差异会有所变化。最少采集行数可以是大于50或小于50的任意数值。

[0040] 在本发明其它的实施例中，利用现场可编程阵列FPGA测试码盘齿周期时，判断后一码盘齿周期是否等于前一码盘齿周期的偶数倍，该偶数倍可以是2倍或者4倍或者6倍或者8倍。

[0041] 以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。