一种低压差线性稳压电路，包括：误差放大器、第一电阻、第二电阻、第一电流镜电路、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二电流镜电路。本发明提供的低压差线性稳压电路可以提高次极点的频率，使得次极点与主极点距离变大，从而输出稳定信号。
1.一种低压差线性稳压电路，其特征在于，包括：误差放大器、第一电阻、第二电阻、第一电流镜电路、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二电流镜电路；
所述误差放大器的第一输入端适于输入基准电压，第二输入端连接所述第二电阻的第一端和第一电阻的第二端；
所述第一电流镜电路的第一端适于输入第一电压，所述第一电流镜电路的第二端适于输入所述第一电压，所述第一电流镜电路的第三端连接所述第三NMOS管的漏极，所述第一电流镜电路的第四端连接所述第一NMOS管的漏极、第一NMOS管的栅极和第一PMOS管的栅极；
所述第三NMOS管的源极适于输入第二电压，所述第三NMOS管的栅极连接所述第一PMOS管的漏极、第二电流镜电路的第三端和第二NMOS管的漏极；
所述第二电流镜电路的第一端适于输入所述第一电压，所述第二电流镜电路的第二端适于输入所述第一电压；
所述第二NMOS管的栅极连接所述误差放大器的输出端，所述第二NMOS管的源极适于输入所述第二电压；
所述第一电阻的第一端连接所述第二电流镜电路的第四端；
2.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第一电流镜电路包括：第二PMOS管和第三PMOS管，所述第二PMOS管的源极为所述第一电流镜电路的第一端，所述第二PMOS管的漏极为所述第一电流镜电路的第三端，所述第二PMOS管的栅极连接所述第三PMOS管的栅极和所述第二PMOS管的漏极，所述第三PMOS管的源极为所述第一电流镜电路的第二端，所述第三PMOS管的漏极为所述第一电流镜电路的第四端。
3.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第二电流镜电路包括：第四PMOS管和第五PMOS管，所述第四PMOS管的源极为所述第二电流镜电路的第一端，所述第四PMOS管的漏极为所述第二电流镜电路的第三端，所述第四PMOS管的栅极连接所述第五PMOS管的栅极和所述第四PMOS管的漏极，所述第五PMOS管的源极为所述第二电流镜电路的第二端，所述第五PMOS管的漏极为所述第二电流镜电路的第四端。
4.如权利要求1所述的低压差线性稳压电路，其特征在于，还包括：偏置电压提供电路和第六PMOS管，所述偏置电压提供电路适于输出偏置电压，所述第六PMOS管的栅极适于输入所述偏置电压，所述第六PMOS管的源极适于输入所述第一电压，所述第六PMOS管的漏极连接所述第三NMOS管的栅极。
5.如权利要求4所述的低压差线性稳压电路，其特征在于，所述偏置电压提供电路包括：第七PMOS管和电流源，所述第七PMOS管的源极适于输入所述第一电压，所述第七PMOS管的栅极连接所述第七PMOS管的漏极和电流源的输入端并适于输出所述偏置电压，所述电流源的输出端适于输入所述第二电压。
6.如权利要求4所述的低压差线性稳压电路，其特征在于，还包括：第八PMOS管，所述第八PMOS管的栅极适于输入所述偏置电压，所述第八PMOS管的源极适于输入所述第一电压，所述第八PMOS管的漏极连接所述第三NMOS管的漏极。
7.如权利要求4所述的低压差线性稳压电路，其特征在于，所述第六PMOS管工作在线性区。
8.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第一电流镜电路的第四端的电流值与第三端的电流值的比值大于1。
9.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第二电流镜电路的第四端的电流值与第三端的电流值的比值大于1。
低压差线性稳压电路
技术领域
[0001] 本发明涉及电子领域，尤其涉及一种低压差线性稳压电路。
背景技术
[0002] 与现有技术相比，低压差线性稳压电路（Low Dropout Regulator，LDO）是降压型直流线性稳压器，随着SOC（System on Chip，片上系统）技术的发展，其在计算机、通讯、仪器仪表、消费类电子、摄像监控等行业应用无处不在。虽然与DC-DC开关电压转换器相比，LDO的效率低一些，但是它具有外围元件少、纹波小、噪声低、芯片面积小、电路结构简单等优点，所以LDO在电源管理类芯片中一直占有很大的比重。
[0003] 随着集成度的提高，越来越多的LDO作为SOC芯片的子模块给某个关键的模块供电而集成到该SOC芯片中，而功能强大的SOC芯片中集成多个LDO模块给不同的模块供电已很普遍了。同时随着SOC系统的工作频率不断提高，其中的数字电路带来电源干扰也越来越严重，这就需要LDO有高速瞬态响应速度、高输出电压控制精度、高PSRR、低噪声等性能要求。
[0004] 如图1所示，现有LDO电路包括：误差放大器EA、调整管MP、第一电阻R1和第二电阻R2。所述误差放大器的第一输入端适于输入基准电压Vref，第二输入端连接第一电阻R1的第一端和第二电阻R2的第一端，输出端连接调整管MP的栅极。第二电阻R2的第二端接地。调整管MP为PMOS管，调整管MP的源极适于输入电源电压，漏极连接第一电阻的第一端。
[0005] 但是，现有LDO容易出现输出端VOUT输出的信号不稳定。
发明内容
[0006] 本发明解决的问题是现有低压差线性稳压电路容易出现输出信号不稳。
[0007] 为解决上述问题，本发明提供一种低压差线性稳压电路，包括：误差放大器、第一电阻、第二电阻、第一电流镜电路、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管和第二电流镜电路；
[0008] 所述误差放大器的第一输入端适于输入基准电压，第二输入端连接所述第二电阻的第一端和第一电阻的第二端；
[0009] 所述第一电流镜电路的第一端适于输入第一电压，所述第一电流镜电路的第二端适于输入所述第一电压，所述第一电流镜电路的第三端连接所述第三NMOS管的漏极，所述第一电流镜电路的第四端连接所述第一NMOS管的漏极、第一NMOS管的栅极和第一PMOS管的栅极；
[0010] 所述第三NMOS管的源极适于输入第二电压，所述第三NMOS管的栅极连接所述第一PMOS管的漏极、第二电流镜电路的第三端和第二NMOS管的漏极；
[0011] 所述第二电流镜电路的第一端适于输入所述第一电压，所述第二电流镜电路的第二端适于输入所述第一电压；
[0012] 所述第一PMOS管的源极适于输入所述第一电压；
[0013] 所述第一NMOS管的源极适于输入所述第二电压；
[0014] 所述第二NMOS管的栅极连接所述误差放大器的输出端，所述第二NMOS管的源极适于输入所述第二电压；
[0015] 所述第一电阻的第一端连接所述第二电流镜电路的第四端；
[0016] 所述第二电阻的第二端适于输入所述第二电压；
[0017] 所述第一电压的电压值大于所述第二电压的电压值。
[0018] 与现有技术相比，本发明提供的低压差线性稳压电路可以提高次极点的频率，使得次极点与主极点距离变大，从而输出稳定信号。
附图说明
[0019] 图1是现有低压差线性稳压电路的结构示意图；
[0020] 图2是本发明实施例1的低压差线性稳压电路的结构示意图；
[0021] 图3是本发明实施例2的低压差线性稳压电路的一结构示意图；
[0022] 图4是本发明实施例2的低压差线性稳压电路的另一结构示意图。
具体实施方式
[0023] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0024] 如图2所示，本发明实施例1提供一种低压差线性稳压电路，包括：误差放大器EA、第一电阻R1、第二电阻R2、第一电流镜电路1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1和第二电流镜电路2。
[0025] 所述误差放大器EA的第一输入端适于输入基准电压Vref，第二输入端连接所述第二电阻R2的第一端和第一电阻R1的第二端。
[0026] 所述第一电流镜电路1的第一端适于输入第一电压VCC，所述第一电流镜电路1的第二端适于输入所述第一电压VCC，所述第一电流镜电路1的第三端连接所述第三NMOS管MN3的漏极，所述第一电流镜电路1的第四端连接所述第一NMOS管MN1的漏极、第一NMOS管MN1的栅极和第一PMOS管MP1的栅极。
[0027] 所述第三NMOS管MN3的源极适于输入第二电压GND，所述第三NMOS管MN3的栅极连接所述第一PMOS管MP1的漏极、第二电流镜电路2的第三端和第二NMOS管MN2的漏极。
[0028] 所述第二电流镜电路2的第一端适于输入所述第一电压VCC，所述第二电流镜电路2的第二端适于输入所述第一电压VCC。
[0029] 所述第一PMOS管MP1的源极适于输入所述第一电压VCC。
[0030] 所述第一NMOS管MN1的源极适于输入所述第二电压GND。
[0031] 所述第二NMOS管MN2的栅极连接所述误差放大器EA的输出端，所述第二NMOS管MN2的源极适于输入所述第二电压GND。
[0032] 所述第一电阻R1的第一端连接所述第二电流镜电路2的第四端。
[0033] 所述第二电阻R2的第二端适于输入所述第二电压GND。
[0034] 所述第一电压的电压值大于所述第二电压的电压值。
[0035] 所述基准电压Vref可以由带隙基准源或其他基准源提供。
[0036] 所述第一PMOS管MP1工作在饱和区，从而增大跨导。
[0037] 所述第一电流镜电路1的第四端的电流值与第三端的电流值的比值可以大于1。例如，所述第一电流镜电路1的第四端的电流值与第三端的电流值的比值为4：1。
[0038] 第一电流镜电路可以包括：第二PMOS管MP2和第三PMOS管MP3。所述第三PMOS管MP3与第二PMOS管MP2的尺寸比可以大于1。
[0039] 所述第二PMOS管MP2的源极为所述第一电流镜电路1的第一端，所述第二PMOS管MP2的漏极为所述第一电流镜电路1的第三端，所述第二PMOS管MP2的栅极连接所述第三PMOS管MP3的栅极和所述第二PMOS管MP2的漏极。所述第三PMOS管MP3的源极为所述第一电流镜电路1的第二端，所述第三PMOS管MP3的漏极为所述第一电流镜电路1的第四端。
[0040] 所述第二电流镜电路2的第四端的电流值与第三端的电流值的比值可以大于1。例如，所述第二电流镜电路2的第四端的电流值与第三端的电流值的比值为100：1。
[0041] 所述第二电流镜电路2可以包括：第四PMOS管MP4和第五PMOS管MP5。所述第五PMOS管MP5与第四PMOS管MP4的尺寸比可以大于1。
[0042] 所述第四PMOS管MP4的源极为所述第二电流镜电路2的第一端，所述第四PMOS管MP4的漏极为所述第二电流镜电路2的第三端，所述第四PMOS管MP4的栅极连接所述第五PMOS管MP5的栅极和所述第四PMOS管MP4的漏极，所述第五PMOS管MP5的源极为所述第二电流镜电路2的第二端，所述第五PMOS管MP5的漏极为所述第二电流镜电路2的第四端。
[0043] 所述第一电阻R1的第一端可以作为所述低压差线性稳压电路的输出端VOUT。所述低压差线性稳压电路的主极点位于所述输出端VOUT，而次极点P位于第三NMOS管MN3的栅极。低压差线性稳压电路的输出端VOUT为中低负载时，次极点P的频率会小于整个低压差线性稳压电路的环路带宽，使得输出端VOUT输出的信号不稳定。本发明实施例1提供的低压差线性稳压电路可以提高次极点P的频率，使得次极点P与主极点距离变大，从而输出稳定信号。
[0044] 如图3所示，本发明实施例2与实施例1的区别在于还包括：偏置电压提供电路3和第六PMOS管MP6。
[0045] 所述偏置电压提供电路3适于输出偏置电压，所述第六PMOS管MP6的栅极适于输入所述偏置电压。所述第六PMOS管MP6的源极适于输入所述第一电压VCC。所述第六PMOS管MP6的漏极连接所述第三NMOS管MN3的栅极。所述第六PMOS管MP6工作在线性区。
[0046] 所述偏置电压提供电路3可以包括：第七PMOS管MP7和电流源31。
[0047] 所述第七PMOS管MP7的源极适于输入所述第一电压VCC，所述第七PMOS管MP7的栅极连接所述第七PMOS管MP7的漏极和电流源31的输入端并适于输出所述偏置电压。所述电流源31的输出端适于输入所述第二电压GND。
[0048] 所述第七PMOS管MP7和第六PMOS管MP6的尺寸比可以大于1。例如，所述第七PMOS管MP7和第六PMOS管MP6的尺寸比为8:1。所述第七PMOS管MP7和第二PMOS管MP2的尺寸比可以等于1。
[0049] 在本实施例中，所述低压差线性稳压电路还可以包括：电容C。所述电容C的第一端连接第一电阻R1的第一端，所述电容C的第二端适于输入第二电压GND。
[0050] 本发明实施例2所述的第六PMOS管MP6跨导大，从而在实施例1的基础上进一步提高次极点P的频率，使得输出信号更加稳定。
[0051] 如图4所示，本发明实施例2提供的低压差线性稳压电路还可以包括：第八PMOS管MP8。
[0052] 所述第八PMOS管MP8的栅极适于输入所述偏置电压，所述第八PMOS管MP8的源极适于输入所述第一电压VCC，所述第八PMOS管MP8的漏极连接所述第三NMOS管MN3的漏极。所述第八PMOS管MP8可以提高环路增益。
[0053] 上述实施例所述的第一电压VCC可以为低压差线性稳压电路的电源电压，第二电压GND可以为地电压。所述第一电流镜电路1和第二电流镜电路2也可以采用现有技术中其他结构的电流镜电路，本发明对此不做限制。
[0054] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
