混频器

摘要

本发明提供了一种混频器，包括：梯形电路，具有串联布置的至少两个电阻；以及输入端，配置为接收输入信号并在梯形电路两端施加所述输入信号，所述梯形电路包括输出装置，该输出装置包括至少三个支路，第一支路从梯形电路的第一端分出，第二支路从至少两个电阻器之间分出，第三支路从梯形电路的与第一端相对的第二端分出，每个支路包括用于控制所述支路与输出之间的连接的开关。

权利要求

1.一种混频器，包括：梯形电路，所述梯形电路具有串联布置的至少两个电阻器；以及输入端，配置为接收输入信号并在梯形电路上施加所述输入信号，所述梯形电路包括输出装置，该输出装置包括至少三个支路，第一支路从梯形电路的第一端分出，第二支路从所述至少两个电阻器之间分出，第三支路从梯形电路的与第一端相对的第二端分出，每个支路包括用于控制所述支路与输出之间的连接的开关；每个支路连接至公共输出；

混频器包括开关控制器，所述开关控制器配置为以频率fs切换所述开关，以在所述公共输出上产生频率fLO的波形。

2.根据权利要求1所述的混频器，其中，梯形电路包括N-1个分立电阻器，输出装置包括N个支路，其中，第一支路从梯形电路的第一端分出，最后支路从梯形电路的第二端分出，其他支路从梯形电路中相邻电阻器之间的位置分出。

3.根据权利要求1所述的混频器，其中，开关控制器配置为在切换序列的多个连续切换时间处闭合开关之一，而同时将其余开关设置为断开。

4.根据权利要求3所述的混频器，其中，切换序列包括在切换序列的多个连续切换时间中的每个时间处闭合所述开关之一，并且从梯形电路的一端到另一端并返回，按照梯形电路中布置开关的顺序，来闭合开关。

5.根据权利要求4所述的混频器，其中，切换时间之间的间隔对于给定混频器频率是恒定的。

6.根据前述权利要求中任一项所述的混频器，其中，梯形电路中每个电阻器Rtn的电阻由以下确定：其中，n是第n个电阻器，N是输出装置中的支路总数，Rt是梯形电路的总电阻。

7.根据权利要求1至4中任一项所述的混频器，其中，梯形电路中的电阻器具有相同电阻，并且对于给定输出频率，切换序列上切换时间之间的间隔是变化的。

8.根据权利要求1所述的混频器，其中，混频器包括两个输出装置，第一输出装置和第二输出装置，第一和第二输出装置的支路从沿着梯形电路的相同点分出，第一输出装置具有汇集其支路的第一输出，第二输出装置具有汇集其支路的第二输出。

9.根据权利要求8所述的混频器，其中，混频器包括配置为将第一输出与第二输出相组合的组合器，所述组合器包括：差分放大器，配置为在非反相端子处接收第一输出，在反相端子处接收第二输出，差分输出元件的输出基于第一和第二输出的信号之间的差值。

10.根据权利要求8所述的混频器，其中，利用第一切换序列来控制第一输出装置的开关，利用第二切换序列来控制第二输出装置的开关，其中，第一切换序列与第二切换序列有

90°或180°相位差。

11.根据权利要求1所述的混频器，其中，混频器包括四个输出装置：第一输出装置、第二输出装置、第三输出装置和第四输出装置；四个输出装置的支路从沿着梯形电路的相同点分出，第一输出装置具有汇集其支路的第一输出，第二输出装置具有汇集其支路的第二输出，第三输出装置具有汇集其支路的第三输出，第四输出装置具有汇集其支路的第四输出，混频器包括配置为将第一输出、第二输出、第三输出和第四输出相组合的组合器。

12.根据权利要求11所述的混频器，其中，施加于第一输出装置的切换序列与施加于第二输出装置的切换序列有180°相位差；

施加于第三输出装置的切换序列与施加于第四输出装置的切换序列有180°相位差；

相对于第一和第二输出装置的切换序列，将第三和第四输出装置的切换序列相移90°。

13.一种斩波放大器，包括根据权利要求1至12中任一项所述的混频器，所述混频器被配置为用于在放大器放大之前将输入信号调制到斩波频率的调制器，所述斩波放大器包括配置为解调放大信号的解调器。

14.一种发射机/接收机，包括根据权利要求1至12中任一项所述的混频器。

说明书

混频器

技术领域

[0001] 本发明涉及一种混频器结构和一种谐波抑制混频器或正交混频器。本发明还涉及一种斩波放大器。此外，本发明涉及一种合并了所述混频器的集成电路。

背景技术

[0002] 混频器可以接收输入信号并且将该输入信号与混频器信号相乘，以形成输出信号。混频器的结构和性能的重要之处在于减少引入到输出信号中的谐波。因此，谐波抑制混频器具有用于抑制可能包括在输出信号中的一些或所有谐波并因此保持输出信号中的谐波较少的结构。具体地，期望避免输入频率在本地振荡器频率fLO的倍频处的下混频。这对于使用已知四开关混频器会存在问题，原因在于该器件将输入信号与方波混频，并且因此不仅对fLO处的信号进行下变频而且还对n*fLO处的所有信号进行下变频。优选地，谐波抑制混频器仅对fLO处的信号进行下变频。斩波放大器包括输入混频器、放大器和输出混频器的布置。输入和输出混频器典型地包括四个输入和四个输出开关，以分别形成输入和输出混频器。输入混频器将输入信号混频到斩波频率(以及固有地其谐波)中。因此例如远离DC对输入信号进行调制，从而放大器的DC偏移不会使输入信号失真。此外，如果适当选择，则也会远离放大器的热1/f噪声角对输入信号进行调制，不会由于放大器的1/f噪声导致输入信号失真。在放大器的输出处，例如，将信号混频回到DC中，并且将放大器的DC偏移和1/f噪声调制到斩波频率，其中可以在后续级中将放大器的偏移和1/f噪声滤除。

发明内容

[0003] 根据本发明的第一方面，提供了一种混频器，包括：梯形电路(ladder)，所述梯形电路具有串联布置的至少两个电阻器；以及输入端，配置为接收输入信号并在梯形电路上施加该输入信号，所述梯形电路包括输出装置，该输出装置包括至少三个支路，第一支路从梯形电路的第一端分出，第二支路从至少两个电阻器之间分出，第三支路从梯形电路的与第一端相对的第二端分出，每个支路包括用于控制所述支路与输出之间的连接的开关。

[0004] 该布置的有利之处在于，通过按照特定序列切换开关，来调制输入信号。有效地，通过对开关进行切换而形成的混频器信号与输入信号混频，以形成输出信号。可以从汇集支路处的公共输出接收经调制的输出信号。

[0005] 梯形电路可以包括N-1个分立电阻器，输出装置包括N个支路，其中，第一支路从梯形电路的第一端分出，最后支路从梯形电路的第二端分出，其他支路从梯形电路中相邻电阻器之间的位置分出。因此每“对”相邻电阻器具有在该对相邻电阻器之间从梯形电路延伸的支路。以上的有利之处在于，多个电阻器可以按照链式链接的方式连接在一起。电阻器可以通过导线串联连接，支路从在相邻电阻器之间延伸的导线分出。梯形电路可以包括至少三个、四个、五个、六个、七个或八个电阻器。

[0006] 混频器可以包括：开关控制器，配置为按照切换序列切换所述开关。开关控制器可以配置为在多个连续时间段中的每一个时间段期间闭合开关之一，而同时将其余开关设置为断开。因此，开关可以按照“逐一闭合”序列闭合，使得任意时刻梯形电路中的一个开关闭合。切换序列可以包括：按照开关在梯形电路中从梯形电路的第一端到第二端布置，在每次移过开关的时间段闭合开关之一。然后可以按照相反次序进行切换序列，并且然后可以重复。支路中位于梯形电路端部处的开关可以在切换序列期间被致动一次，而同时其余支路中的开关可以被致动两次。应当认识到，任何所需的切换序列是可以的。

[0007] 可以选择梯形电路中的电阻器，使得当以遵照以上序列的切换(对于混频器的给定输出频率)之间的固定间隔切换开关以便在将关联支路连接至输出时，输入和输出之间的电阻在上限和下限之间变化，使得输出信号实质上正弦变化。因此，沿着梯形电路从一端到另一端一端的一个闭合序列可以按照逐步方式产生近似正弦波形。

[0008] 以上的有利之处在于，可以将开关控制器设置为使用开关指令之间的固定间隔(当在特定混频器或本地振荡器频率下操作时)，并且调整电阻的大小，使得输入和输出之间梯形电路的电阻使输出处的信号在遵循序列时正弦变化。因此，有利地，可以近似正弦本地振荡器信号的混频器可以由多个电阻器和开关形成。

[0009] 梯形电路中每个电阻器Rtn的电阻可以由以下确定：

[0010]

[0011] 其中，n是梯形电路中第n个电阻器，N是输出装置中的支路总数，Rt是梯形电路中的总电阻。

[0012] 可以选择梯形电路中电阻，使得遵照以上切换序列，输出处的电压由给出1/2Vin(1+sin(ωLOt))，其中，ωLO＝2π*fLO，fLO包括本地振荡器频率，本地振荡器频率是切换序列创建的波形的频率，Vin包括施加于输入的DC电压，t包括时间。开关以频率fs切换，并因此梯形电路产生以频率fs采样的频率fLO的正弦波，该正弦波具有个fLO/fs采样点。应当认识到已经忽略了与fs相关的频率分量。

[0013] 备选地，梯形电路中的电阻器可以具有相同电阻。近似的正弦混频信号仍使用梯形电路中的均匀电阻通过随切换序列改变切换之间的时间间隔来形成，使得时间间隔随与支路数目相关的时间间隔集合而变化(以一系列步长(step)变化)，从而在适当时间向输出呈现每个支路处的电压，以产生正弦变化的输出。通常，可以随着切换序列改变选择梯形电路中的哪个开关闭合之间的时间。

[0014] 切换序列中两个连续切换点之间的时间间隙可以由以下给出：

[0015] 对于n＝1至2N-2，

[0016]

[0017] 其中，N是支路总数，fLO是混频器的本地振荡器频率。遵照从梯形电路的一端到另一端并返回的序列，以上公式产生了沿着梯形电路切换到下个支路之间的时间间隙。所产生波形的开始相位以及因此正弦或余弦波形的产生由沿着梯形电路序列开始的点来确定。

[0018] 还设想切换之间的时间间隔随切换序列变化与“缩放”电阻器以产生正弦输出的组合。同样，混频器可以配置为产生其他输出波形。

[0019] 混频器可以包括两个输出装置：第一输出装置和第二输出装置，第一和第二输出装置的支路从沿着梯形电路的相同点分出，第一输出装置具有汇集其支路的第一输出，第二输出装置具有汇集其支路的第二输出，混频器包括配置为将第一输出与第二输出相组合的组合器。

[0020] 组合器可以包括：差分放大器，配置为在非反相端子处接收第一输出，在反相端子处接收第二输出，差分输出元件的输出基于第一和第二输出的信号之间的差值。

[0021] 该布置的有利之处在于，利用适当选择第一组和第二组的切换序列，差分放大器的输出可以具有输入电压两倍的输出电压。

[0022] 组合器可以包括：相移元件，配置为对第二输出施加相移，然后将第一输出信号与经相移的第二输出信号相组合。在该示例中，针对第一组和第二组的切换序列可以相同。

[0023] 第一输出装置的开关可以利用第一切换序列来控制，第二输出装置的开关可以利用第二切换序列来控制，第二切换序列可以与第一切换序列不同。可以相对于彼此相移切换序列。相移可以包括接近90°或180°。

[0024] 混频器可以包括四个输出装置：第一输出装置、第二输出装置、第三输出装置和第四输出装置，四个输出装置的支路从沿着梯形电路的相同点分出，第一输出装置具有汇集其支路的第一输出，第二输出装置具有汇集其支路的第二输出，第三输出装置具有汇集其支路的第三输出，第四输出装置具有汇集其支路的第四输出，混频器包括配置为将第一输出、第二输出、第三输出和第四输出相组合的组合器。

[0025] 组合器可以包括配置为提供第一差分输出和第二差分输出的差分输出元件，第一差分输出包括第一输出与第二输出之间的差值，第二差分输出包括第三输出与第四输出之间的差值，组合器包括：相移元件，配置为相对于第一差分输出将第二差分输出相移实质上90°，并且将第一差分输出与经相移的第二差分输出相组合。

[0026] 施加于第一输出装置的切换序列与施加于第二输出装置的切换序列可以有180°相位差。施加于第三输出装置的切换序列与施加于第四输出装置的切换序列可以有180°相位差。此外，可以相对于第一和第二输出装置的切换序列将第三和第四输出装置的切换序列相移90°。

[0027] 所述组合器可以包括：模数转换器，配置为将来自梯形电路的输出转换成数字信号，并且将转换的数字信号呈现给用于对数字信号施加所述相移的相移元件。上述优点在于，可以在数字域中直接引入所述相移。

[0028] 这些布置的有利之处在于，混频器可以用作谐波抑制混频器和/或正交混频器。

[0029] 上述混频器可以用作斩波放大器的一部分。混频器可以包括：调制器，用于在放大之前将输入信号调制到斩波频率，斩波放大器包括配置为对放大信号进行解调的解调器。

[0030] 解调器可以包括在本发明的第一方面中描述的混频器。

[0031] 根据本发明的第二方面，提供了一种信号发生器，包括本发明第一方面的混频器。

[0032] 根据本发明的第三方面，提供了一种发射机/接收机，包括本发明第一方面的混频器。

附图说明

[0033] 以下参照附图仅通过示例详细描述本发明的实施例，在附图中：

[0034] 图1示出了根据第一实施例的混频器结构；

[0035] 图2示出了在每个支路处图1的混频器结构的电压输出的图；

[0036] 图3示出了具有DC输入信号的图1的混频器结构的示例波形，该混频器结构遵循一个开关闭合的切换序列；

[0037] 图4a和4b示出了混频器的第二实施例；

[0038] 图5a和5b示出了混频器的第三实施例；

[0039] 图6示出了切换控制器的示例结构；以及

[0040] 图7示出了合并了图1、图4a和4b或5a和5b的混频器结构的斩波放大器。

具体实施方式

[0041] 图1示出了包括梯形电路2的混频器1，梯形电路2包括多个串联的分立电阻器R1-R8。因此梯形电路包括链式链接结构。因此，梯形电路2沿着其长度具有递增的电阻，这是由于每个电阻器R1-R8向链中其之前的电阻添加总电阻。梯形电路2两端施加有输入信号，并且包括用于接收输入信号的输入端3。在该实施例中，输入信号包括DC电压Vin，示为电压源4。电压源在梯形电路2两端施加输入信号或DC电压，梯形电路的一端连接至输入端3，并且在另一端(对端)连接至地5。应当认识到输入信号可以采用其他形式。

[0042] 在该实施例中，提供了八个电阻器R1至R8。提供了输出装置，输出装置沿着梯形电路的各个点分接梯形电路中的电阻器。输出装置包括九个支路B1-B9。支路从梯形电路的每一端以及从每个电阻器之间分出。有利的布置是提供N-1个分立电阻器和N个支路，这是由于提供来自梯形电路布置的最大数目的电阻器等级(level)。因此，第一支路B1分接梯形电路2的任意电阻器之前的输入信号，并且其他支路在由梯形电路中的每个电阻器呈现的电阻的不同递增处(加上该电阻器任一侧的电阻)分接输入信号，直到在梯形电路的总电阻处分接输入信号。

[0043] 第一支路B1在梯形电路2中输入端3与第一电阻器R1之间的位置处从梯形电路2分出。最后支路B9(即，第九支路)从梯形电路2中地5与最后电阻器R8之间的位置处从梯形电路2分出。梯形电路2还包括从每个分立电阻器之间的点分出的支路。因此支路B2从电阻器R1与R2之间分出。支路B3从电阻器R2与R3之间分出。支路B4从电阻器R3与R4之间分出。支路B5从电阻器R4与R5之间分出。支路B6从电阻器R5与R6之间分出。支路B7从电阻器R6与R7之间分出。支路B8从电阻器R7与R8之间分出。

[0044] 每个支路B1-B9连接至公共输出6并包括开关。每个支路的开关控制梯形电路是否在支路的点处连接至输出6。相应地，开关控制输入3与输出6之间的电阻，这是由于开关在梯形电路2上的不同“电阻位置”。对开关的控制可以修改在输入3处接收到的输入信号的幅度，并因此通过控制特定切换序列中的开关，输入信号可以与由切换序列创建的混频器信号相组合。

[0045] 第一支路B1包括第一开关S1，第二支路B2包括第二开关S2，以此类推，直到第九支路B9，第九支路B9包括第九开关S9。开关可以由晶体管提供。

[0046] 混频器1包括用于控制开关S1-S9的开关控制器(在图6中示出并且如以下所述)。开关控制器可以包括如图6所示的乒乓寄存器、微处理器或任何其他类型的适于提供切换信号的状态机。

[0047] 在该实施例中，混频器配置为将输入信号与正弦混频器信号混频。通过按照特定次序切换开关以逐步方式提供正弦混频器信号，以呈现使输出信号正弦变化的变化电阻。应当认识到，支路越多并因此分立电阻器越多，施加于输入信号的混频器信号波形的分辨率越精细。针对切换序列选择每个电阻器R1-R8的大小，该切换序列在切换和沿梯形电路按次序移过开关并按相反次序移动回之间具有恒定间隔，在所述切换中任一时刻仅闭合一个开关，电阻(梯形电路中输出与输入之间的电阻)在上限和下限之间振荡，以产生一个波长的具有正弦波形的输出。

[0048] 图2在上半部示出了输出6处的电压，遵循图2下半部中示出的切换序列。符号 用于表示切换序列的时段。在图1中相邻在该时段期间闭合的开关也示出了切换序列。因此，是第一切换时段，在该实施例中，开关S1闭合，其余开关断开。 是第二切换时段，开关S2闭合，其余开关断开，以此类推。符号 用于示出在切换序列的第二和第十六时段期间闭合的开关。如图1所示，控制开关S2成为在第二和第十六时段期间闭合的开关。

[0049] 为了使电阻器R1至R8呈现正弦变化的波形，每个电阻器Rtn的电阻由以下近似给出：

[0050] 对于n＝[1..8]，

[0051] 其中，n是第n个电阻器，N是输出装置中输出抽头或支路的总数，Rt是梯形电路的总电阻。

[0052] 例如，在具有N＝9个支路的梯形电路中，电阻器R1是梯形电路中总共N-1＝8个电阻器中的第一电阻器，n＝1，N-1＝8个电阻器形成总电阻为Rt＝1千欧的梯形电路，电阻器值在以下表中给出。应当认识到该表示出了示例布置，可以设想其他布置和电阻器值。

[0053]电阻器编号 电阻器值
1 38.0602
2 108.3864
3 162.2117
4 191.3417
5 191.3417
6 162.2117
7 108.3864
8 38.0602

[0054] 在该示例中，开关控制器配置为按次序并以切换之间的恒定间隔(对于给定混频器频率)来切换开关S1至S9，示出开关S1闭合，其余所有开关断开，然后开关S2闭合，其余开关闭合，一直到S9为止。因此切换序列 至 包括闭合开关S1至S9，并然后闭合开关S8至S2。因此序列是“1高”数字码，一次闭合一个开关。在完整序列期间梯形电路中第一开关S1和最后开关S9闭合一次，而其他开关按次序闭合两次，以便形成正弦混频器波形。

[0055] 图3示出了具有电压Vref的恒定输入信号的输出波形。沿着x轴示出了在每个时段闭合的开关，并且在y轴上示出了输出6处的电压。切换序列从开关S1开始，并且包括S1-S2-S3-S4-S5-S6-S7-S8-S9-S8-S7-S6-S5-S4-S3-S2。因此，图3的波形示出了梯形电路能够创建正弦波的逐步近似。相应地，波形具有频率fLO，以及fs/fLO个采样点的切换频率fs。

[0056] 遵照切换序列，输出信号具有形式1/2Vin(1+sin(ωLOt))，其中，ωLO＝2π*fLO和t是时间段(为了清楚起见，已经省去了与fs相关的频率分量)。理想地，输出信号不具有与fLO相关的谐波内容。波形具有与fs相对应的频率分量。然而，由于这些频率分量依据过采样fs/fLO，与fLO相距适当大的距离，因此这些频率分量可以被滤除。

[0057] 应当认识到，如果增大或减小切换频率fs，则输出信号频率也会增大或减小，这样可以控制混频器的输出频率。

[0058] 图4a和4b清楚地示出了被拆分成两个部分的混频器40的第二实施例。因此图4a中来自梯形电路的输出连接至图4b中类似标记的输入。

[0059] 除了提供来自梯形电路的两个输出装置以外，该实施例实质上类似于第一实施例。第一输出装置41按照与关于图1描述的方式类似的方式来布置。第二输出装置42包括在与第一输出装置41相同的点处从电阻器梯形电路分出的支路。第一布置41连接至第一输出43，第二布置连接至第二输出44。还呈现了切换控制器(未示出)，切换控制器根据需要选择性地切换每个布置中的每个开关。因此，两个输出装置可以独立控制。

[0060] 混频器包括差分输出元件45，差分输出元件45可以包括具有非反相输入端子46和反相输入端子47的差分放大器。第一输出43配置为连接至非反相输入端子46，第二输出44配置为连接至反相输入端子47。差分输出元件45形成包括针对差分输出元件的端子46、47的输入之间的差值的输出48。

[0061] 图4a示出了两个输出装置中的开关闭合的次序。如前所述，符号 表示切换序列期间的时间段。 表示开关在第一时间间隔中闭合， 表示开关在下个时间段(第二时间段)闭合，以此类推。因此第一布置41的开关S1和第二布置42的开关S9在时间段 期间闭合。在下个时间间隔 期间，第一布置41的开关S2和第二布置42的开关S8闭合，以此类推。在时间段 之后，重复切换序列。施加于第一输出装置的切换序列相对于施加于第二输出装置42的切换序列沿着相反方向在梯形电路中向上或向下进行。两个输出装置的切换序列导致输出43处的相位与输出44处的相位偏移180°。

[0062] 在图4a和4b的示例中，输出信号48具有形式Vin*sin(ωLOt)，与图1的信号输出结构相比高效地将输出电压加倍。应当认识到，在切换序列开始处，开关确定生成波形的开始相位。相应地，输出信号具有Vin*sin(ωLOt)的形式，这忽略了波形的开始相位。因此，通常输出包括Vin*sin(ωLOt+p)，其中，p包括波形的开始相角。

[0063] 在上述示例中，输入端3处的输入信号是DC电压。应当认识到输入信号可以包括任何形式的信号。取而代之，如果输入信号包括幅度为VIN的正弦波，则输出信号应当是：VIN sin(ωreft)sin(ωLOt)，其中ω＝2π*f和ωLO表示由混频器中的切换产生的波形的角频率，表示输入端3处的波形的角频率。此外，可以改变切换序列，以产生任何期望的混频器波形。

[0064] 本文描述的混频器的有利之处在于，混频随fs而缩放，这是因为fLO与fs成比例。此外，由于混频器仅与本地振荡器频率(fLO)的本征频率混频，因此假定混频器具有理想的谐波抑制，fLO倍数处的信号不会回混频(mix back)。

[0065] 由于加工精度，电阻器值可以与它们的理想值不同。这引起输出电压偏移，导致不能精确描述所期望输出信号的非理想输出电压，并因此引起输出信号的谐波失真。图4a和4b的混频器的差分属性具有以下优点：不会输出所产生信号的偶次失真，这是因为第一输出43的正半部分信号和负半部分信号减去第二输出44始终精确地基于相同的梯形电路电压。当用作混频器时，上述给出了fLO的偶次谐波处的理想谐波抑制，这与加工精度无关。

[0066] 使用图4a和4b中所示具有不同开始相位的两个混频器提供了产生诸如正交信号(正弦和余弦)等相移信号的可能性。此外，混频器可以用作正交混频器。这样的布置能够允许混频器的输入处施加的RF信号与正弦和余弦信号混频(根据施加的切换相位)，并且与IF频率的任意输出频率混频。

[0067] 图5a和5b示出了这种结构50的实施例。除了向梯形电路2提供四个输出装置以外，本实施例实质上类似于第一和第二实施例。每个输出装置的开关和支路如图1中进行编号，对于开关编号为S1-S9，对于沿着梯形电路从一端到另一端(自顶到底，如图所示)移动的支路编号为B1-B9。第一输出装置51按照与关于图1描述的方式类似方式布置。第二输出装置52的支路在与第一输出装置51相同的点处从电阻器梯形电路分出。同样，第三输出装置53和第四输出装置54还包括沿着电阻器梯形电路的相同点分出的支路。第一输出装置的支路连接至第一输出55(标记为“Vcosine out,p”)；第二输出装置的支路连接至第二输出56(标记为“Vcosine out,n”)；第三输出装置的支路连接至第三输出57(标记为“Vsine out,p”)；
以及第四输出装置的支路连接至第四输出58(标记为“Vsine out,n”)。还呈现了切换控制器(未示出)，切换控制器可以根据需要选择性地切换每个输出装置中的每个开关。每个输出装置可以与其自己的控制器相关联。

[0068] 图5b示出了包括相移元件60的组合器59。组合器59包括两个差分输出元件61和62。第一差分输出元件61形成输出63，输出63包括信号Vcosine out,p和Vcosine out,n之间的差值。在元件61的非反相端子处接收第一输出55，在元件61的反相端子处接收第二输出56。第二差分输出元件62形成输出64，输出64包括Vsine out,p和Vsine out,n之间的差值。在第二元件62的非反相端子处接收第三输出57，并且在第二元件62的反相端子处接收第四输出58。

[0069] 组合器59还包括模数(AD)转换器85,86。第一A/D转换器85将差分输出63转换成数字信号。第二A/D转换器86将差分输出64转换成数字信号。相移元件60接收数字差分输出64，相移元件60引入90°相移。然后将差分输出63和相移差分输出64相组合，以形成混频器
50的输出VIF,out。

[0070] 应当认识到，相移元件60可以配置为在模拟域中而不是在数字域中引入相移。相应地，可以不需要A/D转换器。

[0071] 针对第一输出装置的切换序列包括以下“一个闭合”切换序列S1至S9、S8至S2，以形成Vcosine out,p。针对Vcosine out,n的切换序列与Vcosine out,p的切换序列有180°相位差，并且顺序地移过开关S9至S1，然后移过S2至S8。针对Vsine out,p的序列与针对Vsine out,n的序列有180°相位差。针对Vsine out,p的序列相对于针对Vcosine out,p的序列相移90°。因此产生Vsine out,p的第三输出装置的序列包括闭合S5至S1、S2至S9，然后S8至S6。产生Vsine out,n的第四输出装置的序列包括闭合开关S5至S9、S8至S1，然后S2至S4。

[0072] 因此，针对第一输出装置51的切换序列由seqCosP表示，针对第二输出装置52的切换序列由seqCosN表示，针对第三输出装置53的切换序列由seqSinP表示，针对第四输出装置54的切换序列由seqSinN表示。方括号中的数字表示该特定输出装置的在切换序列期间闭合的开关编号。

[0073] seqCosP＝[1 2 3 4 5 6 7 8 9 8 7 6 5 4 3 2 1]；

[0074] seqCosN＝[9 8 7 6 5 4 3 2 1 2 3 4 5 6 7 8 9]；

[0075] seqSinP＝[5 4 3 2 1 2 3 4 5 6 7 8 9 8 7 6 5]；

[0076] seqSinN＝[5 6 7 8 9 8 7 6 5 4 3 2 1 2 3 4 5]。

[0077] 在图5a中，相邻在指定的时间段期间闭合的开关示出了切换时段 至[0078] 因此输入信号VRF可以具有以下形式

[0079]

[0080] 因此，输出信号VIF,out可以由以下给出：

[0081] VIF,out＝VRF(cos(ωLOt)-jsin(ωLOt))

[0082] 应当认识到，fRF-fLO＝fIF获得：

[0083]

[0084] 因此，由于从相同梯形电路获得正弦和余弦输出(Vcosine out,p、Vcosine out,n、Vsine out,p和Vsine out,n)，因正弦和余弦输出的幅度精确匹配(正弦幅度和余弦幅度精确相同)，并且正弦和余弦输出的相移定义良好，因此给出了实质上理想的镜频抑制。

[0085] 本发明的混频器可以解决寄生混频的问题。无源RF混频器(例如，在包括四个CMOS开关的无源混频器中)中的已知问题是不期望信号的谐波下调制。当使用方波来驱动混频器时，本地振荡器(LO)频率与输入RF信号的非预期混频导致不期望的信号混频回到基带，使要下变频的信号(例如，无线电频道)失真。当前该问题通过使用混频之间的足够模拟滤波(成本高)或通过使用谐波抑制混频器(设计起来相当困难)来解决。本发明的混频器(理想地，不具有与fLO相关的谐波)实质上消除了这种寄生混频问题。

[0086] 切换序列(由 表示)可以由任意种微处理器或状态机产生。图6示出了其中利用乒乓寄存器65产生切换信号的布置。寄存器包括按照环形布置的多个触发器66。每个触发器包括输出D和来自公共时钟的输入时钟信号。触发器66成对布置，并且该对触发器将其输出提供给关联的或门67。每个或门67控制开关S1-S9之一。梯形电路端部处的开关S1和S9还从或门67之后接收切换信号，但是那些或门由单个触发器66致动，而不是由一对触发器66来致动。这是因为在梯形电路端部处的开关S1、S9每全波长正弦输出仅被致动一次，而中间开关S2-S8被致动两次。因此，提供两个触发器来在切换序列 至 期间所需的两个时间致动关联的中间开关。应当认识到其他序列是可能的，并且所有开关每切换序列可以被致动两次，或者根据梯形电路的结构、梯形电路中的电阻以及预期输出波形可以被致动任何其他次数。

[0087] 因此，在加电时，触发器之一设置为提供输出信号，而同时重置所有其他触发器(不提供输出信号)。在寄存器65中设置的单个触发器确定混频器的开始相位(更具体地，与特定触发器相关联的输出装置的开始相位)。在提供给每个触发器的“clk”的每个时钟周期处(在切换频率fs处)，将输出(数字“1”)移位到环形中的下个触发器。因此，利用连续时钟信号，触发器66提供围绕触发器环形移位的输出信号。

[0088] 如关于图4a、4b和5a、5b所描述的，可以向开关的每个输出装置提供触发器寄存器65。

[0089] 应当注意到，尽管上述梯形电路2包括一系列电阻器以修改输入信号的幅度，但是电阻器梯形电路可以由利用缩放的电流源或电容器或并联切换的电阻器实现的类似实施例来代替。此外，在上述实施例中，混频器包括：被缩放使得具有固定切换时段(对于给定混频器频率)的电阻，梯形电路的电阻呈正弦变化。备选地，电阻器(或电容器或电流源)可以相同，但是控制器可以使用切换之间的非等距的时间步长，这导致大小不均匀的时间段，使得在适当时间对输入信号施加梯形电路的电阻，以形成近似的正弦波形。当然，非均匀分布的电阻与非等距时间步长的组合是可能的。另一修改可以是在图5a中的梯形电路上如何施加输入信号。输入信号可以包括差分输入信号。具体地，可以在梯形电路的一端处施加输入信号，并且可以在梯形电路的另一端(相对端)处施加反相的输入信号。输入信号可以具有任何形式，并且可以改变切换序列和电阻器值/切换时间间隔以提供所需的输出波形。

[0090] 本文公开的混频器的另一应用是提供类似于斩波的偏移减小技术的备选手段。在已知的斩波放大器中，在放大器的前面使用四个开关混频器，以将输入信号移到斩波频率fchop。在放大器的输出处，呈现解调器以将输入放大信号解调回到基带，解调器也可以包括四个开关混频器。在放大器的输出处，通过解调器将放大器偏移到斩波频率，其中可以对放大器偏移进行滤波。这样，输入信号可以与放大器DC偏移分开。利用这种斩波技术的可能问题在于，由于放大器带宽有限，因此对斩波频率的较高阶谐波的滤波会引起解调信号的误差。

[0091] 本文提出的混频器技术克服了这些缺陷，并且可以代替用作放大器(在现有技术中，斩波放大器)前面的调制器的四个开关混频器。在提出的混频器中，输入信号仅与fchop混频，并且由于混频器布置，不输出斩波频率fchop的较高阶谐波，斩波频率fchop应当在使用具有4开关混频器的已知斩波放大器时出现。应用新混频器拓扑作为斩波器，放大器中的带宽限制实际上是有利的，这是由于该带宽限制会滤除与fs有关的信号分量。输出解调器仍可以包括已知的四个开关混频器，这是由于在方波驱动开关的谐波频率处，理想地不存在信号内容。

[0092] 图7示出了具有输入端71的斩波放大器70，输入端71接收输入信号Vin+和Vin-。提供包括混频器40的混频器72来用作调制器，并且将输入信号与具有频率fchop的信号混频。对梯形电路2的一端施加输入信号Vin+，对梯形电路的另一端施加输入信号Vin-。通过差分放大器73对来自梯形电路2的输出进行放大。元件74表示放大器引起的偏移。元件75表示放大器或用于滤除不期望高频信号的滤波器的有限带宽。提供包括本发明的混频器40或已知四个开关混频器的解调器76，将放大信号解调回到基带。