一种半导体器件的制造方法

摘要

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、超低k介电层、缓冲层和金属硬掩膜层；在超低k介电层中形成铜金属互连沟槽和通孔；在铜金属互连沟槽和通孔的侧壁和底部以及金属硬掩膜层上沉积形成铜金属扩散阻挡层；在铜金属扩散阻挡层上形成铜金属互连层；分三步实施化学机械研磨，直至露出超低k介电层。根据本发明，在上述研磨之后，可以有效缩减置于研磨操作台的同一批晶圆之间的厚度差异，提升晶圆的可靠性。

权利要求

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、超低k介电层、缓冲层和金属硬掩膜层；

在所述超低k介电层中形成铜金属互连沟槽和通孔；

在所述铜金属互连沟槽和通孔的侧壁和底部以及所述金属硬掩膜层上沉积形成铜金属扩散阻挡层；

在所述铜金属扩散阻挡层上形成铜金属互连层；

分三步实施化学机械研磨，直至露出所述超低k介电层，

其中，所述分三步实施化学机械研磨包括：实施第一化学机械研磨，以去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的大部分；实施第二化学机械研磨，以依次去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的其余部分、位于所述金属硬掩膜层之上的所述铜金属扩散阻挡层和所述金属硬掩膜层；实施第三化学机械研磨，以去除所述缓冲层。

2.根据权利要求1所述的方法，其特征在于，所述第一化学机械研磨的研磨液对所述铜金属互连层具有高研磨速率。

3.根据权利要求1所述的方法，其特征在于，所述第二化学机械研磨的研磨液对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨速率相同，所述研磨液的PH值为8.0-9.0，包含对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨选择性相同的组分。

4.根据权利要求3所述的方法，其特征在于，所述研磨液的PH值为8.5，包含磷酸。

5.根据权利要求1所述的方法，其特征在于，采用研磨终点控制法终止所述第二化学机械研磨，即实施所述第二化学机械研磨直至露出所述缓冲层。

6.根据权利要求1所述的方法，其特征在于，采用研磨时间控制法终止所述第三化学机械研磨，即实施所述第三化学机械研磨直至置于研磨操作台的同一批晶圆中的所述缓冲层全部被去除。

7.根据权利要求1所述的方法，其特征在于，形成所述铜金属互连沟槽和通孔的步骤包括：在所述金属硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述超低k介电层中形成用作所述通孔的图案的第二开口；以所述金属硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述超低k介电层，以在所述超低k介电层中形成所述铜金属互连沟槽和通孔。

8.根据权利要求7所述的方法，其特征在于，在所述蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。

9.根据权利要求1所述的方法，其特征在于，所述超低k介电层的构成材料为BD，所述缓冲层的构成材料为TEOS，所述金属硬掩膜层的构成材料为TiN，所述铜金属扩散阻挡层的构成材料为Ta和TaN的组合。

说明书

一种半导体器件的制造方法

技术领域

[0001] 本发明涉及半导体制造工艺，具体而言涉及一种在超低k介电层中形成铜金属互连层之后通过化学机械研磨露出超低k介电层的实施方法。

背景技术

[0002] 随着半导体器件尺寸的不断减小，铜金属互连层之间的电容性串音的影响日益显著。为了解决电容性串音的问题，在铜金属互连层之间布置超低k介电层（介电常数小于2.5）是一种很好的解决问题的方式。

[0003] 对于半导体器件中的逻辑电路而言，铜金属互连层的层数达到数层乃至十数层，每一层铜金属互连层分别形成于相应的铜金属互连结构。如图1A所示，形成有前端器件的半导体衬底100上形成有自下而上层叠的第一超低k介电层101、蚀刻停止层103、第二超低k介电层104、缓冲层105和金属硬掩膜层106，第一超低k介电层101中形成有与所述前端器件连通的第一铜金属互连层102，第二多孔低k介电层104中形成有与第一铜金属互连层102连通的第二铜金属互连层108，为了防止第二铜金属互连层108中的铜向第二多孔低k介电层104中的扩散，在形成第二铜金属互连层108之前，先要形成铜金属扩散阻挡层107。此外，金属扩散阻挡层107和第二铜金属互连层108之间还形成有铜金属种子层，为了简化，图示中未予示出。

[0004] 接下来，实施化学机械研磨以露出第二多孔低k介电层104。现有的研磨实施步骤包括：首先，如图1B所示，采用具有高研磨速率的研磨液去除第二铜金属互连层108高出铜金属扩散阻挡层107的部分中的大部分；接着，如图1B所示，采用具有低研磨速率的研磨液去除第二铜金属互连层108高出铜金属扩散阻挡层107部分的其余部分，露出铜金属扩散阻挡层107；最后，研磨去除位于第二多孔低k介电层104之上的自下而上层叠的缓冲层105、金属硬掩膜层106和铜金属扩散阻挡层107，与此同时，第二多孔低k介电层104的一部分也被去除。

[0005] 由于铜金属扩散阻挡层107、金属硬掩膜层106、缓冲层105、和第二多孔低k介电层104的构成材料通常分别优选Ta/TaN、TiN、TEOS（正硅酸乙酯）和Black Diamond（具有低介电常数的碳化硅，简称BD），在上述研磨过程的最后一步，研磨液对TiN、TEOS和BD的研磨速率比大约为1:3:3，因此，当研磨过程从TiN移至TEOS时，研磨速率存在突然加快的问题，进而造成对研磨过程进行控制的稳定性变差。在同一研磨操作台上通常同时放置多个晶圆，对研磨过程进行控制的稳定性变差将会导致不同晶圆之间的厚度差异变大，进而造成晶圆的可靠性失效，例如阈值电压或者电迁移失效。

[0006] 因此，需要提出一种方法，以解决上述问题。

发明内容

[0007] 针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、超低k介电层、缓冲层和金属硬掩膜层；在所述超低k介电层中形成铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔的侧壁和底部以及所述金属硬掩膜层上沉积形成铜金属扩散阻挡层；在所述铜金属扩散阻挡层上形成铜金属互连层；分三步实施化学机械研磨，直至露出所述超低k介电层。

[0008] 进一步，所述分三步实施化学机械研磨包括：实施第一化学机械研磨，以去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的大部分；实施第二化学机械研磨，以依次去除所述铜金属互连层高出所述铜金属扩散阻挡层的部分中的其余部分、位于所述金属硬掩膜层之上的所述铜金属扩散阻挡层和所述金属硬掩膜层；实施第三化学机械研磨，以去除所述缓冲层。

[0009] 进一步，所述第一化学机械研磨的研磨液对所述铜金属互连层具有高研磨速率。

[0010] 进一步，所述第二化学机械研磨的研磨液对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨速率相同，所述研磨液的PH值为8.0-9.0，包含对所述铜金属互连层、所述铜金属扩散阻挡层和所述金属硬掩膜层的研磨选择性相同的组分。

[0011] 进一步，所述研磨液的PH值为8.5，包含磷酸。

[0012] 进一步，采用研磨终点控制法终止所述第二化学机械研磨，即实施所述第二化学机械研磨直至露出所述缓冲层。

[0013] 进一步，采用研磨时间控制法终止所述第三化学机械研磨，即实施所述第三化学机械研磨直至置于研磨操作台的同一批晶圆中的所述缓冲层全部被去除。

[0014] 进一步，形成所述铜金属互连沟槽和通孔的步骤包括：在所述金属硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述超低k介电层中形成用作所述通孔的图案的第二开口；以所述金属硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述超低k介电层，以在所述超低k介电层中形成所述铜金属互连沟槽和通孔。

[0015] 进一步，在所述蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。

[0016] 进一步，所述超低k介电层的构成材料为BD，所述缓冲层的构成材料为TEOS，所述金属硬掩膜层的构成材料为TiN，所述铜金属扩散阻挡层的构成材料为Ta和TaN的组合[0017] 根据本发明，在上述研磨之后，可以有效缩减置于研磨操作台的同一批晶圆之间的厚度差异，提升晶圆的可靠性。

附图说明

[0018] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

[0019] 附图中：

[0020] 图1A为在半导体衬底上形成相互连通的第一铜金属互连层和第二铜金属互连层之后的器件的示意性剖面图；

[0021] 图1B-图1D为根据现有的化学机械研磨方法研磨图1A中示出的器件时依次实施的步骤所分别获得的器件的示意性剖面图；

[0022] 图2A-图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

[0023] 图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

[0024] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0025] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在超低k介电层中形成铜金属互连层之后通过化学机械研磨露出超低k介电层的实施方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0026] 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[0027] [示例性实施例]

[0028] 参照图2A-图2F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

[0029] 首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。

[0030] 在半导体衬底200上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指实施半导体器件的后端制造工艺（BEOL）之前形成的器件，在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构，在侧壁结构两侧的半导体衬底200中形成有源/漏区，在源/漏区之间是沟道区；在栅极结构的顶部以及源/漏区上形成有自对准硅化物。

[0031] 在半导体衬底200上形成有自下而上层叠的第一超低k介电层201、蚀刻停止层203、第二超低k介电层204、缓冲层205和金属硬掩膜层206，第一超低k介电层201中形成有与所述前端器件连通的第一铜金属互连层202。

[0032] 蚀刻停止层203的材料优选SiCN或SiN，其作为后续蚀刻第二超低k介电层204以在其中形成连通第一铜金属互连层202的铜金属互连结构的通孔部分的蚀刻停止层的同时，可以阻止形成于所述铜金属互连结构中的铜金属向第一超低k介电层201中的扩散。

[0033] 第一超低k介电层201和第二超低k介电层204的介电常数均小于2.5，其构成材料优选BD。

[0034] 缓冲层205的构成材料优选TEOS，其作用是在后续研磨填充于连通第一铜金属互连层202的铜金属互连结构中的铜金属互连层时避免机械应力对第二超低k介电层204的内部结构造成损伤。

[0035] 金属硬掩膜层206的构成材料优选TiN，其与缓冲层205共同构成用于后续蚀刻第二超低k介电层204以在其中形成用于填充铜金属互连层的铜金属互连结构的硬掩膜叠层结构。所述硬掩膜叠层结构的优点在于，其相对于第二超低k介电层204和具有所述铜金属互连结构中的沟槽和通孔的图案的光刻胶层具有高蚀刻选择性，可以避免通过灰化去除所述光刻胶层时对第二超低k介电层204造成损伤，可以提高通过所述光刻胶层实施图案化的精度。

[0036] 接着，如图2B所示，在第二超低k介电层204中形成铜金属互连结构207，并去除通过铜金属互连结构207露出的蚀刻停止层203，以使铜金属互连结构207与第一铜金属互连层202连通。

[0037] 形成连通第一铜金属互连层202的铜金属互连结构206的工艺可以采用双大马士革工艺，例如一体化蚀刻（All-in-one Etch）工艺，其包括以下工艺步骤：

[0038] 首先，在金属硬掩膜层206中形成用作铜金属互连结构207中的沟槽207a的图案的第一开口，以露出下方的缓冲层205。形成所述第一开口包括以下步骤：在金属硬掩膜层206上依次形成ODL层（有机介质层）、BARC层（底部抗反射涂层）和PR层（光刻胶层）；对PR层进行光刻、显影处理，以在PR层中形成沟槽207a的图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层和金属硬掩膜层206，在金属硬掩膜层206中形成沟槽207a的图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层，完成所述第一开口的制作。

[0039] 接下来，在缓冲层205和第二超低k介电层204中形成用作铜金属互连结构207中的通孔207b的图案的第二开口。形成所述第二开口包括以下步骤：在半导体衬底200上依次形成ODL层、BARC层和PR层，覆盖所述第一开口；对PR层进行光刻、显影处理，以在PR层中形成通孔207b的图案；以图案化的PR层为掩膜，依次蚀刻BARC层、ODL层、缓冲层205和部分第二超低k介电层204，在缓冲层203和第二超低k介电层204中形成通孔207b的图案；采用灰化等工艺去除图案化的PR层、BARC层和ODL层，完成所述第二开口的制作。

[0040] 接下来，以金属硬掩膜层206为掩膜，采用一体化蚀刻的方法同步蚀刻缓冲层205和第二超低k介电层204，以在第二超低k介电层204中形成铜金属互连结构207，即同步形成铜金属互连结构207中的沟槽207a和通孔207b。所述一体化蚀刻于露出蚀刻停止层203时终止。

[0041] 在本实施例中，采用干法蚀刻工艺实施所述蚀刻停止层203的去除。然后，在铜金属互连结构207中填充铜金属互连层之前，执行一蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。实施所述蚀刻后处理可以采用常规的湿法清洗工艺。

[0042] 接着，如图2C所示，在铜金属互连结构207中填充铜金属互连层208。实施铜金属互连层208的填充可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如电镀工艺。

[0043] 填充铜金属互连层208之前，需在铜金属互连结构207的底部和侧壁上依次形成铜金属扩散阻挡层209和铜金属种子层（为了简化，图示中未予示出），铜金属扩散阻挡层209可以防止铜金属互连层208中的铜向第二超低k介电层204中的扩散，铜金属种子层可以增强铜金属互连层208与铜金属扩散阻挡层209之间的附着性。形成铜金属扩散阻挡层208和铜金属种子层可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺形成铜金属扩散阻挡层209，采用溅射工艺或者化学气相沉积工艺形成铜金属种子层。铜金属扩散阻挡层209的材料为金属、金属氮化物或者其组合，优选Ta和TaN的组合（即Ta/TaN）。

[0044] 接着，如图2D所示，实施第一化学机械研磨，以去除铜金属互连层208高出铜金属扩散阻挡层209的部分中的大部分。所述第一化学机械研磨的研磨液对铜金属互连层208具有高研磨速率，所述研磨液可以是本领域技术人员所熟习的各种适宜的研磨液。

[0045] 接着，如图2E所示，实施第二化学机械研磨，以依次去除铜金属互连层208高出铜金属扩散阻挡层209的部分中的其余部分、位于金属硬掩膜层206之上的铜金属扩散阻挡层209和金属硬掩膜层206。所述第二化学机械研磨的研磨液对铜金属互连层208、铜金属扩散阻挡层209和金属硬掩膜层206的研磨速率相同，所述研磨液的PH值为8.0-9.0，优选8.5，包含磷酸或者其它对铜金属互连层208、铜金属扩散阻挡层209和金属硬掩膜层206的研磨选择性相同的组分。采用研磨终点控制法终止所述第二化学机械研磨，即实施所述第二化学机械研磨直至露出缓冲层205。

[0046] 接着，如图2F所示，实施第三化学机械研磨，以去除缓冲层205。采用研磨时间控制法终止所述第三化学机械研磨，即实施所述第三化学机械研磨直至置于研磨操作台的同一批晶圆中的缓冲层205全部被去除。因此，所述第三化学机械研磨还会去除部分第二超低k介电层204，所述第三化学机械研磨的研磨液对缓冲层205和第二超低k介电层204的研磨速率相同

[0047] 至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，在上述研磨之后，可以有效缩减置于研磨操作台的同一批晶圆之间的厚度差异，提升晶圆的可靠性。

[0048] 参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

[0049] 在步骤301中，提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、超低k介电层、缓冲层和金属硬掩膜层；

[0050] 在步骤302中，在超低k介电层中形成铜金属互连沟槽和通孔；

[0051] 在步骤303中，在铜金属互连沟槽和通孔的侧壁和底部以及金属硬掩膜层上沉积形成铜金属扩散阻挡层；

[0052] 在步骤304中，在铜金属扩散阻挡层上形成铜金属互连层；

[0053] 在步骤305中，分三步实施化学机械研磨，直至露出超低k介电层。

[0054] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。