一种电路板表面电镀的方法

摘要

本发明公开了一种在电路板表面进行电镀的方法，包括：蚀刻减厚处理：对电路板表面的非线路图形区域的铜箔层进行蚀刻减厚处理；设置抗镀膜：在所述电路板表面的非线路图形区域以及线路图形区域中的非电镀区域覆盖抗镀膜；电镀：以所述经蚀刻减厚处理后的铜箔层为电镀导线，在所述线路图形区域中的电镀区域进行电镀；去除抗镀膜和形成线路图形：去除所述抗镀膜，去除所述非线路图形区域经蚀刻减厚留下的铜箔层以形成电路板表面的线路图形。本发明技术方案解决了现有的镀金工艺存在的镀金渗镀、蚀刻不净、镀金区域塌陷或者有短路风险等缺陷，可用于加工具有高密度线路和高精度尺寸要求的电路板。

权利要求

1.一种电路板表面电镀的方法，其特征在于，包括：蚀刻减厚处理：对电路板表面的非线路图形区域的铜箔层进行蚀刻减厚处理；

设置抗镀膜：在所述电路板表面的非线路图形区域以及线路图形区域中的非电镀区域覆盖抗镀膜，具体包括：采用丝网印刷工艺在所述电路板表面整板印刷抗镀膜；

采用曝光显影工艺将所述线路图形区域中的电镀区域的抗镀膜去除；

电镀：以所述经蚀刻减厚处理后的铜箔层为电镀导线，在所述线路图形区域中的电镀区域进行电镀；

去除抗镀膜和形成线路图形：去除所述抗镀膜，去除所述非线路图形区域经蚀刻减厚留下的铜箔层以形成电路板表面的线路图形。

2.根据权利要求1所述的方法，其特征在于，所述在所述线路图形区域中的电镀区域进行电镀包括：在所述线路图形区域中的电镀区域电镀金、镍金或镍钯金。

3.根据权利要求1所述的方法，其特征在于，所述将电路板表面的非线路图形区域的铜箔层蚀刻减厚包括：在电路板表面的线路图形区域覆盖抗蚀膜；

将所述电路板表面的非线路图形区域的铜箔层蚀刻至厚度为2-4微米；

去除所述抗蚀膜。

4.根据权利要求3所述的方法，其特征在于，所述抗蚀膜具体为干膜。

5.根据权利要求1所述的方法，其特征在于，所述抗镀膜具体为湿膜。

6.根据权利要求5所述的方法，其特征在于，所述湿膜厚度在20微米到30微米之间。

7.根据权利要求1所述的方法，其特征在于，采用微蚀工艺去除所述非线路图形区域经蚀刻减厚的铜箔层。

说明书

一种电路板表面电镀的方法

技术领域

[0001] 本发明涉及电路板技术领域，具体涉及一种电路板表面电镀的方法。

背景技术

[0002] 电路板加工工艺中，有一种对电路板表层焊盘（PAD）或线路进行镀金处理的工艺，以起到耐磨损和打金线的作用。

[0003] 该镀金工艺通常采用图形前镀金的方法实现，即，在制作表面线路图形之前，用大铜面作为镀金导线，用干膜覆盖其它区域，对需要镀金区域进行镀金。但是，上述图形前镀金的方法具有如下缺陷，不能满足越来越高的镀金要求。

[0004] a、镀金渗镀和蚀刻不净。在干膜覆盖的非镀金区域，由于干膜和铜面的结合力不够大，镀金时，镀金区域周围干膜容易脱落或药水容易渗入干膜下，造成与镀金区域周围相连接的大铜面出现渗镀金，在后续蚀刻时这些渗镀金区域的铜面难以蚀刻干净。

[0005] b、镀金区域塌陷。镀金区域周围因为和大铜面连接，当后续蚀刻加工表面线路图形时，镀金区域下面的铜层容易被咬蚀掉，出现镀金区域塌陷。

[0006] c、工艺局限性。因存在渗镀和镀金区域塌陷的问题，当电路板表面线路较密时容易出现渗镀短路，当PAD和线路的尺寸精度要求高时，会出现实际尺寸不满足或超出客户要求的情况；因此，上述图形前镀金的工艺加工不了高密度线路，不能生产高精度尺寸的电路板。

[0007] 目前，还有一种薄铜法局部镀金的工艺，该工艺是先在表层铜箔上制作出表面线路图形，再对整个表层铜箔进行沉铜，然后，利用沉铜层作为镀金导线，用干膜覆盖其它区域，对需要镀金区域进行镀金。镀金完毕，去除沉铜层。

[0008] 该种薄铜法局部镀金工艺具有如下缺陷：

[0009] 沉铜工艺会在露出的基材附着一层金属钯，而该层金属钯难以被有效去除，后续有可能导致表层线路图形短路；另外，该薄铜法工艺步骤较多，增加了对位次数，会影响镀金焊盘（PAD）的对位精度。

发明内容

[0010] 本发明实施例提供一种电路板表面电镀金的方法，以解决现有的图形前镀金工艺存在的镀金渗镀、蚀刻不净、镀金区域塌陷等缺陷和薄铜法局部镀金工艺存在的有短路风险和增加对位次数的缺陷，以用于加工具有高密度线路和高精度尺寸要求的电路板。

[0011] 本发明实施例提供一种电路板表面电镀金的方法，包括：

[0012] 蚀刻减厚处理：对电路板表面的非线路图形区域的铜箔层进行蚀刻减厚处理；设置抗镀膜：在所述电路板表面的非线路图形区域以及线路图形区域中的非电镀区域覆盖抗镀膜；电镀：以所述经蚀刻减厚处理后的铜箔层为电镀导线，在所述线路图形区域中的电镀区域进行电镀；去除抗镀膜和形成线路图形：去除所述抗镀膜，去除所述非线路图形区域经蚀刻减厚留下的铜箔层以形成电路板表面的线路图形。

[0013] 本发明实施例采用在对电路板表面电镀之前，先蚀刻外层图形，但蚀刻步骤中不将非线路图形区域的铜箔层全部去除，而是保留一部分，用经蚀刻处理后的铜箔层作为电镀步骤中的电镀导线，在电镀完毕后，通过微蚀将非线路图形区域的铜箔层全部去除的技术方案，使得：

[0014] 相对于图形前镀金工艺取得了以下技术效果：

[0015] 由于电镀之前，非线路图形区域已经被蚀刻一定厚度形成了凹槽，电路板表面不再是大铜面，且电镀区域以外的部分都被湿膜保护，而湿膜比干膜具有更好的填充性和保护力，因此，不会产生镀金渗镀问题，也不会产生蚀刻不净和镀金区域塌陷的问题；由于主要的蚀刻步骤发生在电镀步骤之前，因此镀金步骤不会影响线路蚀刻的精度，使得，相对于现有的图形前电镀技术，本发明技术方案可以加工出具有更高密度的线路图形，可以生成出具有高精度尺寸的电路板。

[0016] 相对于薄铜法局部镀金工艺取得了以下技术效果：

[0017] 由于不需要沉铜步骤，因此，不会在基材上附着金属钯，解决了表层线路图形短路的风险；并且，相对于薄铜法，减少了工艺步骤，减少了对位次数，提高了镀金焊盘（PAD）的对位精度。

附图说明

[0018] 图1是本发明实施例提供的在电路板表面进行电镀的方法的流程图；

[0019] 图2是需要表面电镀的电路板的表面示意图；

[0020] 图3a-3c是对电路板表面非线路图形区域进行蚀刻的示意图；

[0021] 图4是在电路板表面电镀区域以外的其它区域覆盖抗镀膜的示意图；

[0022] 图5是微蚀之后得到的表面给电镀的电路板的示意图。

具体实施方式

[0023] 本发明实施例提供一种电路板表面电镀的方法，以解决现有的图形前电镀工艺存在的镀金渗镀、蚀刻不净、镀金区域塌陷等缺陷，以用于加工具有高密度线路和高精度尺寸要求的电路板。本发明所述镀金，包括电镀黄金、镍金和镍钯金等。

[0024] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0025] 请参考图1，为了解决现有的图形前电镀工艺存在的诸多问题，本发明实施例提供一种在电路板表面进行电镀的方法。该方法包括：

[0026] 110、蚀刻减厚处理：对电路板表面的非线路图形区域的铜箔层进行蚀刻减厚处理。

[0027] 本实施例中，首先在电路板表面蚀刻外层线路图形，然后进行电镀。如图2所示，所述电路板200表面设计的线路图形区域可以分为两种区域，一种是需要电镀金的电镀区域210，一种是不需要电镀金而是需要进行其他涂覆例如阻焊的非电镀区域220。一些实施例中，整个线路图形区域可能都需要电镀，此时，电镀区域210等同于线路图形区域。

[0028] 本步骤中，将电路板表面的非线路图形区域的铜箔层蚀刻减厚，蚀刻之后，非线路图形区域仍然保留一定厚度的底铜。该蚀刻步骤可以包括：

[0029] 1101、在电路板表面的线路图形区域覆盖抗蚀膜。

[0030] 如图3a所示，首先在电路板表面设置抗蚀膜201，该抗蚀膜201具体可以是干膜。抗蚀膜201覆盖整个线路图形区域，包括所有的线路、焊盘、表面贴等，还包括设计在电路板周围的镀金辅助边框202。该该镀金辅助边框202便于后续电镀时引入电流。非线路图形区域230则被暴露出来。

[0031] 1102、将电路板表面的非线路图形区域的铜箔层蚀刻至厚度为2-4微米。

[0032] 如图3b所示，对电路板表面的未被抗蚀膜201保护的非线路图形区域230进行蚀刻减厚，蚀刻之后，在非线路图形区域形成凹槽203。凹槽203底部保留一部分底铜连接于各条线路、焊盘、表面贴和镀金辅助边框之间，使整个铜箔层的各个部分仍然连接为一体，可方便后续进行电镀。本发明的一些实施例中，可以将该非线路图形区域的铜箔层蚀刻至仅保留2-4微米（um）的厚度。

[0033] 本发明的一些实施例中，该蚀刻步骤可以分为两个过程，首先，采用常规的蚀刻工艺将非线路图形区域的铜箔层减少一定厚度，例如10um左右；然后，再次采用微蚀工艺进行减铜，将非线路图形区域的铜厚减少到2-4um。因为电镀的不均匀性，蚀刻步骤可能会导致非线路图形区域局部露基材，但在微蚀的过程控制中，只需要注意非线路图形区域还有部分铜箔层与线路图形区域有连接即可。

[0034] 1103、去除所述抗蚀膜。

[0035] 蚀刻完成之后，去除抗蚀膜201，如图3c所示。

[0036] 120、设置抗镀膜：在所述电路板表面的非线路图形区域以及线路图形区域中的非电镀区域覆盖抗镀膜。

[0037] 本步骤中，将电路板表面电镀区域210以外的其它区域，包括非线路图形区域230以及线路图形区域中的非电镀区域220，覆盖抗镀膜204，如图4所示。该抗镀膜204具体可以是湿膜。

[0038] 该覆盖抗镀膜204的步骤可以包括：

[0039] 1201、采用丝网印刷工艺在电路板表面整板印刷抗镀膜。

[0040] 本实施例中，可以采用丝印工艺整版印刷湿膜，湿膜的厚度优选控制在20-30um。印刷后，对湿膜进行预烘。

[0041] 1202、采用曝光显影工艺将线路图形区域中的电镀区域的抗镀膜去除。

[0042] 然后采用曝光显影工艺，将电镀区域的湿膜去除，使需要镀金的表面贴或线路或焊盘等露出，其它非线路图形区域230和线路图形区域的非电镀区域220的PAD、线路等则被湿膜覆盖。

[0043] 130、电镀：以所述经蚀刻减厚处理后的的铜箔层为电镀导线，在所述线路图形区域中的电镀区域进行电镀。

[0044] 本步骤中，对电路板表面的电镀区域210电镀。由于整个电镀区域210都被非线路图形区域210中保留的底铜连接，因此，该电镀步骤中，无需另外设置电镀线，以经蚀刻减厚处理后的铜箔层作为电镀导线即可。另外，优选实施例中，整个电路板周边还具有和这些被蚀刻减厚的铜箔层连接的镀金辅助边框202，电镀时，将外接电流连接到镀金辅助边框202即可。

[0045] 本实施例中，所述的对电镀区域进行电镀具体可以是：电镀金、镍金或镍钯金。

[0046] 该电镀金的过程中，电镀区域210以外区域被湿膜保护，而湿膜与铜箔层的结合力原大于干膜与铜箔层的结合力，并且，非线路图形区域230已形成凹槽，与电镀区域210不在同一平面上，于是，镀金区域210周围的部分要么被湿膜保护，要么高度较低，因此，不会或者不容易出现渗镀金的现象。

[0047] 140、去除抗镀膜和形成线路图形：去除抗镀膜，去除非线路图形区域经蚀刻减厚留下的铜箔层以形成电路板表面的线路图形。

[0048] 如图5所示，电镀完毕，去除抗镀膜204，然后，对于非线路图形区域230的被蚀刻减厚的铜箔层，即，凹槽203底部的约2-4um厚度的底铜，可以采用微蚀工艺去除干净，即形成电路板表面的线路图形，得到所需要的表面局部或整版被电镀的电路板。

[0049] 该微蚀过程中，由于镀金区域210周围不是大铜面，而是凹槽203，因此，镀金区域210下方的铜箔层不会被咬蚀掉，不会出现镀金区域塌陷问题。并且，由于上一步步骤不会出现渗镀金问题，因此，本步骤的微蚀过程中也不会出现蚀刻不净的问题。另外，即时上一步骤中将少量非线路图形区域镀上了金，由于该部分铜厚很薄，本次的微蚀步骤中也可以把该部分完全蚀刻去除，不会产生毛边或毛刺等问题。

[0050] 综上，本发明实施例提供了一种电路板表面电镀金的方法，该方法采用在对电路板表面电镀之前，先蚀刻外层图形，但蚀刻步骤中不将非线路图形区域的铜箔层全部去除，而是保留一部分，用来作为电镀步骤中的电镀导线，在电镀完毕后，通过微蚀将非线路图形区域的铜箔层全部去除的技术方案，使得：

[0051] 相对于图形前镀金工艺取得了以下技术效果：

[0052] 由于电镀之前，非线路图形区域已经被蚀刻一定厚度形成了凹槽，电路板表面不再是大铜面，且电镀区域以外的部分都被湿膜保护，而湿膜比干膜具有更好的填充性和保护力，因此，电镀过程中可以有效防止镀金渗镀问题产生；

[0053] 由于电镀过程中不会产生镀金渗镀问题，则后续微蚀过程中也不会产生蚀刻不净的问题；

[0054] 由于非线路图形区域已经被蚀刻一定厚度形成了凹槽，使镀金区域周围不再是大铜面，因此，后续微蚀过程中也不会产生镀金区域塌陷的问题；

[0055] 由于用于形成线路图形的主要蚀刻步骤发生在电镀步骤之前，因此镀金步骤不会影响线路蚀刻的精度，使得，相对于现有的图形前电镀技术，本发明技术方案可以加工出具有更高密度的线路图形，可以生成出具有高精度尺寸的电路板。

[0056] 相对于薄铜法局部镀金工艺取得了以下技术效果：

[0057] 由于不需要沉铜步骤，因此，不会在基材上附着金属钯，解决了表层线路图形短路的风险；并且，相对于薄铜法，减少了工艺步骤，减少了对位次数，提高了镀金焊盘（PAD）的对位精度。

[0058] 以上对本发明实施例所提供的电路板表面电镀的方法进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。