本发明提供一种NMOS驱动输出带隙基准电路，包括提供偏置电压的启动电路模块、用于固定带隙基准模块的两个反馈输入端的节点电压的运算放大器模块以及用于产生零温度系数的基准电压的带隙基准模块；所述启动电路模块向所述运算放大器模块及所述带隙基准模块提供偏置电压。本发明使用NMOS作为带隙基准电压的输出，提高了带隙基准的驱动能力；使用PMOS镜像启动电路的电流，带隙基准零温度系数产生电路流过几百nA电流，增强带隙基准的启动能力，提高电路的可靠性；使用单位电阻并联串联来等效电阻R0，提高电阻匹配性能，优化带隙基准精度；使用在NMOS驱动管和电源之间串联电阻，提高电路的静电保护能力。
1.一种NMOS驱动输出带隙基准电路，其特征在于，所述NMOS驱动输出带隙基准电路至少包括：
所述启动电路模块向所述运算放大器模块及所述带隙基准模块提供偏置电压，待所述NMOS驱动输出带隙基准电路开启后所述启动电路模块自动关闭；
所述运算放大器模块的正差分输入端及负差分输入端分别与所述带隙基准模块的负反馈输入端及正反馈输入端连接，用于固定所述带隙基准模块的两个反馈输入端的节点电压；
所述带隙基准模块用于产生零温度系数的基准电压，其中，所述带隙基准模块的输出级为输出驱动NMOS管，所述输出驱动NMOS管的输入端连接于所述运算放大器模块的输出端；
其中，所述带隙基准模块包括电流启动PMOS管、输出驱动NMOS管、第一负温度系数电压产生电阻、第二负温度系数电压产生电阻、正温度系数电压产生电阻、第一温度系数PNP晶体管以及第二温度系数PNP晶体管；
其中，所述电流启动PMOS管的源端及所述输出驱动NMOS管的漏端连接电源；所述电流启动PMOS管的栅端连接于所述启动电路模块的输出端；所述输出驱动NMOS管的栅端连接于所述运算放大器模块的输出端；所述电流启动PMOS管的漏端、所述输出驱动NMOS管的源端、所述第一负温度系数电压产生电阻的一端及所述第二负温度系数电压产生电阻的一端相连，作为所述带隙基准模块的输出端输出所述基准电压；所述第一负温度系数电压产生电阻的另一端连接于所述第一温度系数PNP晶体管的发射极，作为所述带隙基准模块的正反馈输入端；所述第一温度系数PNP晶体管的基极及集电极接地；所述第二负温度系数电压产生电阻的另一端连接于所述正温度系数电压产生电阻的一端，作为所述带隙基准模块的负反馈输入端；所述正温度系数电压产生电阻的另一端连接于所述第二温度系数PNP晶体管的发射极；所述第二温度系数PNP晶体管的基极及集电极接地。
2.根据权利要求1所述的NMOS驱动输出带隙基准电路，其特征在于：
所述启动电路模块包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、偏置BJT管以及偏置电阻；
其中，所述第五PMOS管及所述第六PMOS管的源端连接电源，所述第五PMOS管及所述第六PMOS管的栅端相连并连接至所述第六PMOS管的漏端；所述第七PMOS管的源端连接于所述第五PMOS管的漏端，所述第八PMOS的源端连接于所述第六PMOS管的漏端作为所述启动电路模块的输出端，所述第七PMOS管及所述第八PMOS的栅端相连并连接至所述第八PMOS管的漏端；所述第五NMOS管的漏端连接于所述第七PMOS管的漏端，所述第六NMOS管的漏端连接于所述第八PMOS管的漏端，所述第五NMOS管及所述第六NMOS管的栅端相连并连接至所述第五NMOS管的漏端；所述第七NMOS管的漏端连接于所述第七PMOS管及所述第八PMOS管的栅端、源端连接于所述第五NMOS管及所述第六NMOS管的栅端；所述偏置BJT管的发射极连接于所述第五NMOS管的源端、基极及集电极接地；所述偏置电阻的一端连接于所述第六NMOS管的源端、另一端接地；所述第九PMOS管的源端连接电源、漏端连接于所述第十PMOS管的源端；
所述第十PMOS管的漏端连接于所述第十一PMOS管的源端；所述第十一PMOS管的漏端连接于所述第十二PMOS管的源端；所述第十二PMOS管的漏端连接于所述第八NMOS管的漏端并连接于所述第七NMOS管的栅端；所述第八NMOS管的源端接地；所述第九PMOS管、所述第十PMOS管、所述第十一PMOS管、所述第十二PMOS管及所述第八NMOS管的栅端相连并连接于所述第五NMOS管及所述第六NMOS管的栅端。
3.根据权利要求1所述的NMOS驱动输出带隙基准电路，其特征在于：
所述运算放大器模块包括第一级尾电流PMOS管、第一差分输入PMOS管、第二差分输入PMOS管、第一负载NMOS管、第二负载NMOS管、第二级尾电流PMOS管以及第三NMOS管；
其中，所述第一级尾电流PMOS管的源端连接电源、栅端连接于所述启动电路模块的输出端、漏端连接于所述第一差分输入PMOS管及所述第二差分输入PMOS管的源端；所述第一差分输入PMOS管的栅端作为所述运算放大器模块的正差分输入端，连接于所述带隙基准模块的负反馈输入端；所述第二差分输入PMOS管的栅端作为所述运算放大器模块的负差分输入端，连接于所述带隙基准模块的正反馈输入端；所述第一负载NMOS管的漏端连接于所述第一差分输入PMOS管的漏端、源端接地；所述第二负载NMOS管的漏端连接于所述第二差分输入PMOS管的漏端、源端接地；所述第一负载NMOS管及第二负载NMOS管的栅端相连并连接至所述第一负载NMOS管的漏端；所述第二级尾电流PMOS管的源端连接电源、栅端连接于所述启动电路模块的输出端；所述第三NMOS管的漏端连接于所述第二级尾电流PMOS管的漏端作为所述运算放大器模块的输出端、源端接地、栅端连接于所述第二差分输入PMOS管及所述第二负载NMOS管的漏端。
4.根据权利要求3所述的NMOS驱动输出带隙基准电路，其特征在于：所述运算放大器模块还包括密勒补偿电容以及调零电阻；其中，所述密勒补偿电容的一端连接于所述第三NMOS管的漏端、另一端经由所述调零电阻连接至所述第三NMOS管的栅端。
5.根据权利要求1所述的NMOS驱动输出带隙基准电路，其特征在于：所述带隙基准模块还包括连接于电源与所述输出驱动NMOS管漏极之间的静电保护电阻。
6.根据权利要求1所述的NMOS驱动输出带隙基准电路，其特征在于：所述正温度系数电压产生电阻包括第一正温度系数电压产生方块电阻、第二正温度系数电压产生方块电阻、第三正温度系数电压产生方块电阻、第四正温度系数电压产生方块电阻；其中，所述第一正温度系数电压产生方块电阻与所述第二正温度系数电压产生方块电阻并联后，与并联的所述第三正温度系数电压产生方块电阻及所述第四正温度系数电压产生方块电阻串联。
7.根据权利要求1所述的NMOS驱动输出带隙基准电路，其特征在于：所述第一温度系数PNP晶体管及所述第二温度系数PNP晶体管的面积之比为1:8。
一种NMOS驱动输出带隙基准电路
技术领域
[0001] 本发明涉及大规模模拟集成电路设计领域，特别是涉及一种适用于具有较强的驱动能力、电流启动机制的带隙基准电路。
背景技术
[0002] 基准电压源是CMOS集成电路设计的基石，为芯片中多数模拟电路提供基准电压，如数模转换(D/A Convertor)电路、模数转换((A/D Convertor)电路、锁相环、电源管理模块以及比较器等等。
[0003] 理想的基准电压源的输出电压不随温度、工艺、电源电压以及负载的变化而变化。实现基准电压的方式有稳压管、热电压基准源、VBE基准源以及带隙基准源等。其中带隙基准电压源因其本身具有与CMOS标准工艺兼容、低温度系数以及高电源抑制能力等优势而得到广泛的应用。
[0004] 随着芯片集成度的不断提高，移动通信的不断发展，芯片对带隙基准的性能要求越来越苛刻。在高精度的芯片中，如高精度的A/D、D/A转换器对带隙基准输出电压的精度要求严格，常用的trim则增大了芯片的面积。而在大规模的芯片中，带隙基准为多个模块提供基准电压，输出负载较大，需要额外的驱动级来实现，增加电路的功耗。随着芯片大规模的生产以及工艺不可避免的偏差，带隙基准电压源的可靠性决定了整个芯片的可靠性，提高带隙基准电压源的可靠性显得尤为重要。
[0005] 因此，如何解决现有技术中带隙基准电路的输出负载大、功耗大、电压源的可靠性差等问题已成为本领域技术人员亟待解决的问题之一。
发明内容
[0006] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NMOS驱动输出带隙基准电路，用于解决现有技术中带隙基准电路的输出负载大、功耗大、电压源的可靠性差等问题。
[0007] 为实现上述目的及其他相关目的，本发明提供一种NMOS驱动输出带隙基准电路，所述NMOS驱动输出带隙基准电路至少包括：
[0008] 启动电路模块、运算放大器模块以及带隙基准模块；
[0009] 所述启动电路模块向所述运算放大器模块及所述带隙基准模块提供偏置电压，待所述NMOS驱动输出带隙基准电路开启后所述启动电路模块自动关闭；
[0010] 所述运算放大器模块的正差分输入端及负差分输入端分别与所述带隙基准模块的负反馈输入端及正反馈输入端连接，用于固定所述带隙基准模块的两个反馈输入端的节点电压；
[0011] 所述带隙基准模块用于产生零温度系数的基准电压，其中，所述带隙基准模块的输出级为输出驱动NMOS管，所述输出驱动NMOS管的输入端连接于所述运算放大器模块的输出端。
[0012] 优选地，所述启动电路模块包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、偏置BJT管以及偏置电阻；
[0013] 其中，所述第五PMOS管及所述第六PMOS管的源端连接电源，所述第五PMOS管及所述第六PMOS管的栅端相连并连接至所述第六PMOS管的漏端；所述第七PMOS管的源端连接于所述第五PMOS管的漏端，所述第八PMOS的源端连接于所述第六PMOS管的漏端作为所述启动电路模块的输出端，所述第七PMOS管及所述第八PMOS的栅端相连并连接至所述第八PMOS管的漏端；所述第五NMOS管的漏端连接于所述第七PMOS管的漏端，所述第六NMOS管的漏端连接于所述第八PMOS管的漏端，所述第五NMOS管及所述第六NMOS管的栅端相连并连接至所述第五NMOS管的漏端；所述第七NMOS管的漏端连接于所述第七PMOS管及所述第八PMOS管的栅端、源端连接于所述第五NMOS管及所述第六NMOS管的栅端；所述偏置BJT管的发射极连接于所述第五NMOS管的源端、基极及集电极接地；所述偏置电阻的一端连接于所述第六NMOS管的源端、另一端接地；所述第九PMOS管的源端连接电源、漏端连接于所述第十PMOS管的源端；所述第十PMOS管的漏端连接于所述第十一PMOS管的源端；所述第十一PMOS管的漏端连接于所述第十二PMOS管的源端；所述第十二PMOS管的漏端连接于所述第八NMOS管的漏端并连接于所述第七NMOS管的栅端；所述第八NMOS管的源端接地；所述第九PMOS管、所述第十PMOS管、所述第十一PMOS管、所述第十二PMOS管及所述第八NMOS管的栅端相连并连接于所述第五NMOS管及所述第六NMOS管的栅端。
[0014] 优选地，所述运算放大器模块包括第一级尾电流PMOS管、第一差分输入PMOS管、第二差分输入PMOS管、第一负载NMOS管、第二负载NMOS管、第二级尾电流PMOS管以及第三NMOS管；
[0015] 其中，所述第一级尾电流PMOS管的源端连接电源、栅端连接于所述启动电路模块的输出端、漏端连接于所述第一差分输入PMOS管及所述第二差分输入PMOS管的源端；所述第一差分输入PMOS管的栅端作为所述运算放大器模块的正差分输入端，连接于所述带隙基准模块的负反馈输入端；所述第二差分输入PMOS管的栅端作为所述运算放大器模块的负差分输入端，连接于所述带隙基准模块的正反馈输入端；所述第一负载NMOS管的漏端连接于所述第一差分输入PMOS管的漏端、源端接地；所述第二负载NMOS管的漏端连接于所述第二差分输入PMOS管的漏端、源端接地；所述第一负载NMOS管及第二负载NMOS管的栅端相连并连接至所述第一负载NMOS管的漏端；所述第二级尾电流PMOS管的源端连接电源、栅端连接于所述启动电路模块的输出端；所述第三NMOS管的漏端连接于所述第二级尾电流PMOS管的漏端作为所述运算放大器模块的输出端、源端接地、栅端连接于所述第二差分输入PMOS管及所述第二负载NMOS管的漏端。
[0016] 更优选地，所述运算放大器模块还包括密勒补偿电容以及调零电阻；其中，所述密勒补偿电容的一端连接于所述第三NMOS管的漏端、另一端经由所述调零电阻连接至所述第三NMOS管的栅端。
[0017] 优选地，所述带隙基准模块包括电流启动PMOS管、输出驱动NMOS管、第一负温度系数电压产生电阻、第二负温度系数电压产生电阻、正温度系数电压产生电阻、第一温度系数PNP晶体管以及第二温度系数PNP晶体管；
[0018] 其中，所述电流启动PMOS管的源端及所述输出驱动NMOS管的漏端连接电源；所述电流启动PMOS管的栅端连接于所述启动电路模块的输出端；所述输出驱动NMOS管的栅端连接于所述运算放大器模块的输出端；所述电流启动PMOS管的漏端、所述输出驱动NMOS管的源端、所述第一负温度系数电压产生电阻的一端及所述第二负温度系数电压产生电阻的一端相连，作为所述带隙基准模块的输出端输出所述基准电压；所述第一负温度系数电压产生电阻的另一端连接于所述第一温度系数PNP晶体管的发射极，作为所述带隙基准模块的正反馈输入端；所述第一温度系数PNP晶体管的基极及集电极接地；所述第二负温度系数电压产生电阻的另一端连接于所述正温度系数电压产生电阻的一端，作为所述带隙基准模块的负反馈输入端；所述正温度系数电压产生电阻的另一端连接于所述第二温度系数PNP晶体管的发射极；所述第二温度系数PNP晶体管的基极及集电极接地。
[0019] 更优选地，所述带隙基准模块还包括连接于电源与所述输出驱动NMOS管漏极之间的静电保护电阻。
[0020] 更优选地，所述正温度系数电压产生电阻包括第一正温度系数电压产生方块电阻、第二正温度系数电压产生方块电阻、第三正温度系数电压产生方块电阻、第四方正温度系数电压产生第块电阻；其中，所述第一正温度系数电压产生方块电阻与所述第二正温度系数电压产生方块电阻并联后，与并联的所述第三正温度系数电压产生方块电阻及所述第四正温度系数电压产生方块电阻串联。
[0021] 更优选地，所述第一温度系数PNP晶体管及所述第二温度系数PNP晶体管的面积之比为1:8。
[0022] 如上所述，本发明的NMOS驱动输出带隙基准电路，具有以下有益效果：
[0023] 1)本发明使用NMOS作为带隙基准电压的输出，提高了带隙基准的驱动能力；
[0024] 2)本发明使用PMOS镜像启动电路的电流，带隙基准零温度系数产生电路流过几百nA电流，增强带隙基准的启动能力，提高电路的可靠性；
[0025] 3)本发明使用单位电阻并联串联来等效电阻R0，提高电阻匹配性能，优化带隙基准精度；
[0026] 4)本发明使用在NMOS驱动管和电源之间串联电阻，提高电路的静电保护能力。
附图说明
[0027] 图1显示为本发明的NMOS驱动输出带隙基准电路示意图。
[0028] 元件标号说明
[0029] 1 NMOS驱动输出带隙基准电路
[0030] 11 启动电路模块
[0031] 12 运算放大器模块
[0032] 13 带隙基准模块
[0033] PM0 第一级尾电流PMOS管
[0034] PM1 第一差分输入PMOS管
[0035] PM2 第二差分输入PMOS管
[0036] PM3 第二级尾电流PMOS管
[0037] PM4 电流启动PMOS管
[0038] PM5 第五PMOS管
[0039] PM6 第六PMOS管
[0040] PM7 第七PMOS管
[0041] PM8 第八PMOS管
[0042] PM9 第九PMOS管
[0043] PM10 第十PMOS管
[0044] PM11 第十一PMOS管
[0045] PM12 第十二PMOS管
[0046] NM1 第一负载NMOS管
[0047] NM2 第二负载NMOS管
[0048] NM3 第三NMOS管
[0049] NM4 输出驱动NMOS管
[0050] NM5 第五NMOS管
[0051] NM6 第六NMOS管
[0052] NM7 第七NMOS管
[0053] NM8 第八NMOS管
[0054] Q0 偏置BJT管
[0055] Q1 第一温度系数PNP晶体管
[0056] Q2 第二温度系数PNP晶体管
[0057] R0 正温度系数电压产生电阻
[0058] R1 第一负温度系数电压产生电阻
[0059] R2 第二负温度系数电压产生电阻
[0060] R3 调零电阻
[0061] R4 偏置电阻
[0062] R5 静电保护电阻
[0063] Ra 第一正温度系数电压产生方块电阻
[0064] Rb 第二正温度系数电压产生方块电阻
[0065] Rc 第三正温度系数电压产生方块电阻
[0066] Rd 第四正温度系数电压产生方块电阻
[0067] CC 密勒补偿电容
具体实施方式
[0068] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0069] 请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0070] 如图1所示，本发明提供的一种NMOS驱动输出带隙基准电路1，所述NMOS驱动输出带隙基准电路1至少包括：
[0071] 启动电路模块11、运算放大器模块12以及带隙基准模块13。
[0072] 所述启动电路模块11用来向所述运算放大器模块12和所述带隙基准模块13提供偏置电压，待所述NMOS驱动输出带隙基准电路1开启后所述启动电路模块11自动关闭。
[0073] 所述运算放大器模块12用来固定所述带隙基准模块13两个反馈输入端的节点电压。
[0074] 所述带隙基准模块13用来产生零温度系数的基准电压Vref。
[0075] 其中，所述启动电路模块11启动电压输出点与所述运算放大器模块12的偏置输入端和带隙基准模块启动输入点O点相连；所述运算放大器模块12的正差分输入端Y点及负差分输入端X点分别与所述带隙基准模块13的负反馈输入端及正反馈输入端相连；所述运算放大器模块12输出端与所述带隙基准模块13的NMOS驱动级输入端相连。
[0076] 具体地，如图1所示，在本实施例中，所述启动电路模块11包括第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第八NMOS管NM8、偏置BJT管Q0和偏置电阻R4。
[0077] 其中，所述第五PMOS管PM5的源端、所述第六PMOS管PM6的源端以及所述第九PMOS管PM9的源端与电源AVDD相连；所述第五PMOS管PM5的漏端与所述第七PMOS管PM7的源端相连；所述第五PMOS管PM5的栅端、所述第六PMOS管PM6的栅端、所述第六PMOS管PM6的漏端以及所述第八NMOS管NM8的源端相连并连接至所述运算放大器模块12的第一级尾电流PMOS管PM0的栅端、第二级尾电流PMOS管PM3的栅端以及所述带隙基准模块13的电流启动PMOS管PM4的栅端；所述第七PMOS管PM7的栅端、所述第八PMOS管PM8的栅端、所述第八PMOS管PM8的漏端、所述第七NMOS管NM7的漏端以及所述第六NMOS管NM6相连；所述第七PMOS管PM7的漏端、所述第七NMOS管NM7的源端、所述第五NMOS管NM5的漏端、所述第五NMOS管NM5的栅端、所述第六NMOS管NM6的栅端、所述第九PMOS管PM9的栅端、所述第十PMOS管PM10的栅端、所述第十一PMOS管PM11的栅端、所述第十二PMOS管PM12的栅端以及所述第八NMOS管NM8的栅端相连；所述第五NMOS管NM5的源端与所述偏置BJT管Q0的发射极相连；所述第六NMOS管NM6的源端与所述偏置电阻R4的一端相连；所述偏置BJT管Q0的基极、集电极，所述第八NMOS管NM8的源端以及所述偏置电阻R4的另一端与地AVSS相连；所述第九PMOS管PM9的漏端与所述第十PMOS管PM10的源端相连；所述第十PMOS管PM10的漏端与所述第十一PMOS管PM11的源端相连；所述第十一PMOS管PM11的漏端与所述第十二PMOS管PM12的源端相连；所述第十二PMOS管PM12的漏端、所述第八NMOS管NM8的漏端与所述第七NMOS管NM7的栅端相连。
[0078] 本发明使用PMOS镜像启动电路的电流，带隙基准零温度系数产生电路流过几百nA电流，增强带隙基准的启动能力，提高电路的可靠性。
[0079] 具体地，如图1所示，在本实施例中，所述运算放大器模块包括第一级尾电流PMOS管PM0、第一差分输入PMOS管PM1、第二差分输入PMOS管PM2、第一负载NMOS管NM1、第二负载NMOS管NM2、第二级尾电流PMOS管PM3、第三NMOS管NM3、密勒补偿电容Cc以及调零电阻R3。
[0080] 其中，所述第一级尾电流PMOS管PM0的源端、所述第二级尾电流PMOS管PM3的源端与电源AVDD相连；所述第一级尾电流PMOS管PM0的漏端、所述第一差分输入PMOS管PM1的源端与所述第二差分输入PMOS管PM2的源端相连；所述第一负载NMOS管NM1的栅端、所述第一负载NMOS管NM1的漏端、所述第一差分输入PMOS管PM1的漏端与所述第二负载NMOS管NM2的栅端相连；所述第二负载NMOS管NM2的漏端、所述第二差分输入PMOS管PM2的漏端、所述第三NMOS管NM3的栅端与所述调零电阻R3的一端相连；所述调零电阻R3的另一端与所述密勒补偿电容Cc的一端相连；所述密勒补偿电容Cc的另一端、所述第三NMOS管NM3的漏端以及所述第二级尾电流PMOS管PM3的漏端相连并连接至所述输出驱动NMOS管NM4的栅端；所述第一负载NMOS管NM1的源端、所述第二负载NMOS管NM2的源端、所述第三NMOS管NM3的源端与地AVSS相连。
[0081] 具体地，如图1所示，在本实施例中，所述带隙基准模块13包括电流启动PMOS管PM4、输出驱动NMOS管NM4、静电保护电阻R5、第一负温度系数电压产生电阻R1、第二负温度系数电压产生电阻R2、第一正温度系数电压产生方块电阻Ra、第二正温度系数电压产生方块电阻Rb、第三正温度系数电压产生方块电阻Rc、第四正温度系数电压产生方块电阻Rd、第一温度系数PNP晶体管Q1、第二温度系数PNP晶体管Q2。
[0082] 其中，所述电流启动PMOS管PM4的源端、所述静电保护电阻R5的一端与电源AVDD相连；所述静电保护电阻R5的另一端与所述输出驱动NMOS管NM4的漏端相连；所述电流启动PMOS管PM4的漏端、所述输出驱动NMOS管NM4的源端、所述第一负温度系数电压产生电阻R1的一端以及所述第二负温度系数电压产生电阻R2的一端相连；所述第二负温度系数电压产生电阻R2的另一端、所述第一差分输入PMOS管PM1的栅端、所述第一正温度系数电压产生方块电阻Ra的一端与所述第二正温度系数电压产生方块电阻Rb相连；所述第三正温度系数电压产生方块电阻Rc的一端、所述第四正温度系数电压产生方块电阻Rd的一端、所述第二温度系数PNP晶体管Q2的发射极相连；所述第一正温度系数电压产生方块电阻Ra的另一端、所述第二正温度系数电压产生方块电阻Rb的另一端、所述第三正温度系数电压产生方块电阻Rc的另一端与第四所述正温度系数电压产生方块电阻Rd的另一端相连；所述第一负温度系数电压产生电阻R1的另一端、所述运算放大器模块12的第二差分输入PMOS管PM2的栅端与所述第一温度系数PNP晶体管Q1的发射极相连；所述第一温度系数PNP晶体管Q1的基极、所述第一温度系数PNP晶体管Q1的集电极、所述第二温度系数PNP晶体管Q2的基极、所述第二温度系数PNP晶体管Q2的集电极与地AVSS相连。
[0083] 在本实施例中，所述第一温度系数PNP晶体管Q1及所述第二温度系数PNP晶体管Q2的面积之比为1:8。
[0084] 本发明使用NMOS作为带隙基准电压的输出，提高了带隙基准的驱动能力。输出驱动NMOS管NM4和电源AVDD之间串联静电保护电阻R5，有效提高电路的静电保护能力。
[0085] 所述第一正温度系数电压产生方块电阻Ra、第二正温度系数电压产生方块电阻Rb、第三正温度系数电压产生方块电阻Rc、第四方正温度系数电压产生第块电阻Rd等效为正温度系数电压产生电阻R0。本发明使用单位电阻并联串联来等效正温度系数电压产生电阻R0，可有效提高电阻匹配性能，优化带隙基准精度。
[0086] 如图1所示，本发明的NMOS驱动输出带隙基准电路1的工作原理如下：
[0087] 当上电时，所述启动电路模块11中，所述第六NMOS管NM6的栅端为低电平，所述第五NMOS管NM5、所述第六NMOS管NM6、所述第八NMOS管NM8关断，所述第十二PMOS管PM12的漏端为高电平，所述第九PMOS管PM9、所述第十PMOS管PM10、所述第十一PMOS管PM11以及所述第十二PMOS管PM12开启，使得所述第七NMOS管NM7也开启。所述第七NMOS管NM7开启后，将所述第七PMOS管PM7，所述第八PMOS管PM8的栅端拉低，所述第五NMOS管NM5，所述第六NMOS管NM6的栅端拉高，则所述第五PMOS管PM5，所述第六PMOS管PM6所在支路有电流产生。当所述第五NMOS管NM5，所述第六NMOS管NM6的栅端被拉高后，所述第八NMOS管NM8开启，所述第九PMOS管PM9，所述第十PMOS管PM10，所述第十一PMOS管PM11，所述第十二PMOS管PM12呈现大电阻，所述第八NMOS管NM8的漏端被拉低，所述第七NMOS管NM7关断。所述第六PMOS管PM6的电流镜像给所述运算放大器模块12的所述第一级尾电流PMOS管PM0、第二级尾电流PMOS管PM3以及所述带隙基准模块13的所述电流启动PMOS管PM4，从而整个电路开启。
[0088] 所述带隙基准模块13中，所述第一温度系数PNP晶体管Q1，所述第二温度系数PNP晶体管Q2发射极和基极的电压差是正温度系数的，流过所述第二负温度系数电压产生电阻R2的电流是正温度系数，基准电压Vref是所述第二温度系数PNP晶体管Q2两端负温度系数的电压加上所述第二负温度系数电压产生电阻R2两端正温度系数的电压所得，在一定条件下，负温度系数电压和正温度系数相互抵消，Vref为零温度系数的输出电压。
[0089] 综上所述，本发明提供一种NMOS驱动输出带隙基准电路，包括启动电路模块、运算放大器模块以及带隙基准模块；所述启动电路模块向所述运算放大器模块及所述带隙基准模块提供偏置电压，待所述NMOS驱动输出带隙基准电路开启后所述启动电路模块自动关闭；所述运算放大器模块的正差分输入端及负差分输入端分别与所述带隙基准模块的负反馈输入端及正反馈输入端连接，用于固定所述带隙基准模块的两个反馈输入端的节点电压；所述带隙基准模块用于产生零温度系数的基准电压，其中，所述带隙基准模块的输出级为输出驱动NMOS管，所述输出驱动NMOS管的输入端连接于所述运算放大器模块的输出端。本发明使用NMOS作为带隙基准电压的输出，提高了带隙基准的驱动能力；使用PMOS镜像启动电路的电流，带隙基准零温度系数产生电路流过几百nA电流，增强带隙基准的启动能力，提高电路的可靠性；使用单位电阻并联串联来等效电阻R0，提高电阻匹配性能，优化带隙基准精度；使用在NMOS驱动管和电源之间串联电阻，提高电路的静电保护能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0090] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
