本发明涉及一种带隙基准的启动电路，电阻R1、电容C1和电容C2的一端均接地，MOS管M7的栅端与源端连接后接地，电阻R1的另一端、MOS管M4的漏端和MOS管M5的栅端连接于d点，MOS管M5的漏端、MOS管M6的栅端、电容C1的另一端以及MOS管M7的漏端连接于e点，MOS管M4、MOS管M5和MOS管M6的源端均与VDD电源连接，MOS管M4的栅端接VDD电源，MOS管M6的漏端以及电容C2的另一端均与带隙基准连接。本发明解决了现有的带隙基准的启动电路始终存在一个静态功耗、版图面积大的技术问题。当带隙基准启动完成后，本发明启动电路没有静态电流，节省了功耗。
1.一种带隙基准的启动电路，其特征在于：包括MOS管M4、MOS管M5、MOS管M6、MOS管M7、电阻R3、电容C1和电容C2，所述电阻R3、电容C1和电容C2的一端均接地，所述MOS管M7的栅端与源端连接后接地，所述电阻R3的另一端、MOS管M4的漏端和MOS管M5的栅端连接于d点，所述MOS管M5的漏端、MOS管M6的栅端、电容C1的另一端以及MOS管M7的漏端连接于e点，所述的MOS管M4、MOS管M5和MOS管M6的源端均与VDD电源连接，所述MOS管M4的栅端接VDD电源，所述MOS管M6的漏端以及电容C2的另一端均与带隙基准连接，所述MOS管M5的宽长比小于MOS管M6的宽长比。
2.根据权利要求1所述的带隙基准的启动电路，其特征在于：所述电容C1和/或电容C2采用MOS管电容。
3.根据权利要求1或2所述的带隙基准的启动电路，其特征在于：MOS管M6的宽长比是MOS管M5的宽长比的50-300倍。
4.根据权利要求3所述的带隙基准的启动电路，其特征在于：所述MOS管M5的宽长比为0.6u/300u，所述MOS管M6的宽长比为2u/6u。
5.一种带隙基准的启动电路，其特征在于：包括MOS管M8、MOS管M9、MOS管M10、MOS管M11、MOS管M0、电容C3和电容C4，所述MOS管M0的源端、电容C3和电容C4的一端均接地，所述MOS管M11的栅端与源端连接后接地，所述MOS管M8的漏端、MOS管M9的栅端和MOS管M0的漏端连接于f点，所述MOS管M9的漏端、MOS管M10的栅端、电容C3的另一端以及MOS管M11的漏端连接于g点，所述的MOS管M8、MOS管M9和MOS管M10的源端均与VDD电源连接，所述MOS管M8的栅端接VDD电源，所述MOS管M10的漏端以及电容C4的另一端均与带隙基准连接，所述MOS管M0的栅端接带隙基准中偏置电流管的栅极电压I_feedback，所述MOS管M9的宽长比小于MOS管M10的宽长比。
6.根据权利要求5所述的带隙基准的启动电路，其特征在于：所述电容C3和/或电容C4采用MOS管电容。
7.根据权利要求5或6所述的带隙基准的启动电路，其特征在于：MOS管M10的宽长比是MOS管M9的宽长比的50-300倍。
8.根据权利要求7所述的带隙基准的启动电路，其特征在于：所述MOS管M9的宽长比为0.6u/300u，所述MOS管M10的宽长比为2u/6u。
一种带隙基准的启动电路
技术领域
[0001] 本发明涉及一种带隙基准的启动电路。
背景技术
[0002] 如图1所示，带隙基准的启动电路由电阻R1和R2，MOS管M1、MOS管M2、MOS管M3和一个反相器组成。当带隙基准没有启动时，带隙基准中某个偏置电流管的栅极电压I_feedback镜像给M1的电流为零，a点被电阻R1拉高，a点为高电平，所以M2导通。M2导通后把b点拉为低电平，b点经过反相器后，c点为高电平，所以M3导通。M3从带隙基准拉电流，使带隙基准摆脱初始态并启动。带隙基准启动后，I_feedback镜像给M1电流，M1管导通并把a点拉低，a点拉低后M2关断，b点被R2冲高，经过反相器后c点为底，M3关断，这样在带隙基准启动完成后，启动电路对带隙基准没有影响。但是因为MOS管M1导通，所以一直有一个电流流过M1，启动电路存在功耗。为了减小这个电流，降低功耗，现有的做法就是增大电阻R1的阻值。虽然通过增大电阻R1的阻值可以减小启动电路的静态功耗，但是还存在以下缺点：
[0003] 1、启动电路依然存在一个静态功耗；
[0004] 2、启动电阻R1的阻值较大，占用较多版图layout面积。
发明内容
[0005] 为了解决现有的带隙基准的启动电路始终存在一个静态功耗、版图面积大的技术问题，本发明提供一种没有静态电流的带隙基准的启动电路。
[0006] 本发明的技术解决方案：
[0007] 一种带隙基准的启动电路，其特殊之处在于：包括MOS管M4、MOS管M5、MOS管M6、MOS管M7、电阻R3、电容C1和电容C2，所述电阻R3、电容C1和电容C2的一端均接地，所述MOS管M7的栅端与源端连接后接地，所述电阻R3的另一端、MOS管M4的漏端和MOS管M5的栅端连接于d点，所述MOS管M5的漏端、MOS管M6的栅端、电容C1的另一端以及MOS管M7的漏端连接于e点，所述的MOS管M4、MOS管M5和MOS管M6的源端均与VDD电源连接，所述MOS管M4的栅端接VDD电源，所述MOS管M6的漏端以及电容C2的另一端均与带隙基准连接，所述MOS管M5的宽长比小于MOS管M6的宽长比。
[0008] 上述电容C1和/或电容C2采用MOS管电容。
[0009] MOS管M6的宽长比是MOS管M5的宽长比的50-300倍。
[0010] 上述MOS管M5的宽长比为0.6u/300u，所述MOS管M6的宽长比为2u/6u。
[0011] 一种带隙基准的启动电路，其特殊之处在于：包括MOS管M8、MOS管M9、MOS管M10、MOS管M11、MOS管M0、电容C3和电容C4，所述MOS管M0的源端、电容C3和电容C4的一端均接地，所述MOS管M11的栅端与源端连接后接地，所述MOS管M8的漏端、MOS管M9的栅端和MOS管M0的漏端连接于f点，所述MOS管M9的漏端、MOS管M10的栅端、电容C3的另一端以及MOS管M11的漏端连接于g点，所述的MOS管M8、MOS管M9和MOS管M10的源端均与VDD电源连接，所述MOS管M8的栅端接VDD电源，所述MOS管M10的漏端以及电容C4的另一端均与带隙基准连接，所述MOS管M0的栅端接带隙基准中偏置电流管的栅极电压I_feedback，所述MOS管M9的宽长比小于MOS管M10的宽长比。
[0012] 上述电容C3和/或电容C4采用MOS管电容。
[0013] MOS管M10的宽长比是MOS管M9的宽长比的50-300倍。
[0014] 上述MOS管M9的宽长比为0.6u/300u，所述MOS管M10的宽长比为2u/6u。
[0015] 本发明所具有的优点：
[0016] 1、当带隙基准启动完成后，本发明启动电路没有静态电流，节省了功耗。
[0017] 2、本发明启动电路中没有大阻值的电阻，节省了版图面积。
附图说明
[0018] 图1为典型的带隙基准的启动电路示意图；
[0019] 图2为本发明的一种启动电路结构图；
[0020] 图3为本发明的另一种启动电路结构图。
具体实施方式
[0021] 本发明的带隙基准启动电路见图2。在VDD没有启动时，VDD、d点和e点都为低电平，M5和M6都是关断状态。在VDD从0到VDD启动的过程中，M5和M6会慢慢导通。在电路设计时，M5是一个宽长比非常小的管子,比如0.6u/300u；因为M5的宽长比非常小，所以在VDD上升过程中，M5对e点的充电非常缓慢，e点保持低电平，M6在这个过程中会导通。M6的宽长比相对较大，比如2u/6u；当然也可以选择其他值，这个根据设计需要决定。M6导通后，通过VS1对带隙基准冲电流，使其摆脱简并态并启动。带隙基准启动完成后，VDD也保持在恒定的高电平，d点通过R3拉为低电平，M5导通，在较长过程中把e点缓慢冲为高电平，这样M6关断。M6关断后，不对带隙基准起作用，启动完成。图3是本发明的另一种实现形式。VDD没有启动时，VDD、f点和g点都为低电平，M9和M10都是关断状态。在VDD从0到VDD启动的过程中，M9和M10会慢慢导通。在电路设计时，M9是一个宽长比非常小的管子,比如0.6u/300u；因为M9的宽长比非常小，所以在VDD上升过程中，M9对g点的充电非常缓慢，g点保持低电平，M10在这个过程中会导通。M10的宽长比相对较大，比如2u/6u；M10导通后，通过VS1对带隙基准充电流，使其摆脱简并态并启动。带隙基准启动完成后，VDD保持在恒定的高电平，带隙基准通过I_feedback镜像电流给M0，M0有电流流过，把f点拉为低电平，M9导通，在较长过程中把g点缓慢冲为高电平，这样M10关断。M10关断后，不对带隙基准起作用，启动完成。
