本发明涉及一种双路输出频率可调独立硬件黄闪控制器，其包括：与市电连接的交流EMI滤波电路、AC‑DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路；所述交流EMI滤波电路的输出端分别连接AC‑DC电路的输入端、基准时钟信号发生电路的输入端；基准时钟信号发生电路输出的时钟信号分别连接可调时钟分频电路、触发反转电路的时钟信号输入端；可调时钟分频电路的输出信号连接计数分配电路；触发反转电路包括两路独立的JK触发器电路，计数分配电路的输出信号分别连接两路JK触发器电路的触发信号输入端；触发反转电路的输出连接功率驱动电路。本发明是纯硬件电路搭建完成，可以提供两路单独的频率可调的信号输出。
1.双路输出频率可调独立硬件黄闪控制器，其特征是：包括与市电连接的交流EMI滤波电路、AC-DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路；所述交流EMI滤波电路的输出端分别连接AC-DC电路的输入端，以及基准时钟信号发生电路的输入端；所述基准时钟信号发生电路输出的时钟信号分别连接可调时钟分频电路的时钟信号输入端，以及触发反转电路的时钟信号输入端；可调时钟分频电路的输出信号连接计数分配电路；所述计数分配电路的输出信号分别连接触发反转电路的输入端；触发反转电路的输出连接功率驱动电路的输入端；
所述AC-DC电路为系统提供5V的直流电源VCC，基准时钟信号发生电路为系统提供一个稳定的基准时钟，可调时钟分频电路将基准时钟分频，计数分配电路将分频后的时钟信号做计数分配处理，提供两路独立可调的时钟信号，这两路时钟信号作为触发反转电路的输入信号；触发反转电路完成信号持续的高、低电平转换，并且把这两路不规则的时钟信号转变成两路50%占空比的PWM信号；功率驱动电路再将这两路驱动能力弱小的PWM信号转换成两路强电信号输出，有规律的驱动两路黄灯闪烁。
2.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述基准时钟信号发生电路包括光耦隔离电路和信号调整使能电路，光耦隔离电路的输出连接信号调整使能电路，从交流的强电中分离出时钟信号。
3.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述可调时钟分频电路是由一个同步计数器组成，完成基准时钟的1～16分频。
4.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述计数分配电路由一个计数器组成。
5.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述触发反转电路包括两路独立的触发器电路，每路触发器电路中，JK触发器的输出连接与门的一个输入，与门另一个输入连接使能信号；计数分配电路的输出信号分别连接到两路JK触发器的J、K信号输入端，两个与门分别输出PWM信号。
6.如权利要求1所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述功率驱动电路包括：电阻R23的一端与电阻R24的一端相连后与触发反转电路的输出DRV1相连，电阻R24的另一端与系统地相连；电阻R23的另一端与二极管D8的负极相连后与三极管Q1的基极相连，二极管D8的正极与系统地相连；三极管Q1的集电极通过电阻R26与三极管Q2的基极相连，三极管Q1的集电极与电阻R25一端及电容C13的一端相连；三极管Q1的发射极与系统地相连；电阻R25另一端与电源VCC相连，电容C13的另一端与系统地相连；三极管Q2的集电极与双向可控硅驱动光耦OP1的输入负极相连，三极管Q2的发射极与系统地相连；双向可控硅驱动光耦OP1的输入正极与电阻R27的一端及电阻R28的一端相连，电阻R27的另一端与电源VCC相连，电阻R28的另一端与发光二极管LED2的负极相连，发光二极管LED2的正极与电源VCC相连；双向可控硅驱动光耦OP1输出的一个主端子通过电阻R29与双向可控硅TR1的一个主端子及交流输入端ACin相连，双向可控硅驱动光耦OP1输出的另一个主端子与双向可控硅TR1的门极及电阻R30的一端相连，电阻R30的另一端与双向可控硅TR1的另一个主端子、电容C15的一端、压敏电阻MV2的一端、保险丝F2的一端相连；电阻R31的一端与交流输入端ACin相连，电阻R31的另一端与电容C15的另一端相连，压敏电阻MV2的另一端也与交流输入端ACin相连，保险丝F2的另一端作为交流输出信号ACout1与外部负载黄灯相连；电阻R32的一端与电阻R33的一端相连后与触发反转电路的输出DRV2相连，电阻R33的另一端与系统地相连，电阻R32的另一端与二极管D9的负极相连后与三极管Q3的基极相连，二极管D9的正极与系统地相连；三极管Q3的集电极通过电阻R35与三极管Q4的基极相连，三极管Q3的集电极也与电阻R34一端及电容C14的一端相连，三极管Q3的发射极与系统地相连，电阻R34另一端与电源VCC相连，电容C14的另一端与系统地相连；三极管Q4的集电极与双向可控硅驱动光耦OP2的输入负极相连；三极管Q4的发射极与系统地相连；双向可控硅驱动光耦OP2的输入正极与电阻R36的一端及电阻R37的一端相连；电阻R36的另一端与电源VCC相连；电阻R37的另一端与发光二极管LED3的负极相连；发光二极管LED3的正极与电源VCC相连；双向可控硅驱动光耦OP2输出的一个主端子通过电阻R38与双向可控硅TR2的一个主端子及交流输入端ACin相连；双向可控硅驱动光耦OP2输出的另一个主端子与双向可控硅TR2的门极及电阻R39的一端相连；电阻R39的另一端与双向可控硅TR2的另一个主端子、电容C16的一端、压敏电阻MV3的一端、保险丝F3的一端相连；电阻R40的一端与交流输入端ACin相连，电阻R40的另一端与电容C16的另一端相连，压敏电阻MV3的另一端也与交流输入端ACin相连，保险丝F3的另一端作为交流输出信号Acout2与外部负载黄灯相连。
7.如权利要求1或2所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述基准时钟信号发生电路包括：二极管D5的正极和二极管D6的负极分别和交流EMI滤波电路的两个输出端相连；二极管D5的负极和瞬态抑制二极管TVS2的一端相连，并通过电阻R2和光耦OP3的输入正极相连；二极管D7的负极和电容C9也和光耦OP3的输入正极相连；光耦OP3的输入负极与电容C9的另一端，二极管D7的正极，瞬态抑制二极管TVS2的另一端，以及二极管D6的正极相连；光耦OP3的输出发射极和电容C10的一端都与系统地相连；光耦OP3的输出集电极通过电阻R3与电容C10的另一端，以及运算放大器IC1A的同相输入端相连，并且通过电阻R4和电源VCC相连；运算放大器IC1A的反相输入端通过电阻R6上拉到电源VCC，也通过电阻R7和电容C11并连后下拉到系统地；运算放大器IC1A的输出端连接与门IC2A的一个输入端并通过电阻R5上拉到电源VCC；与门IC2A的另一输入端通过电阻R8上拉到电源VCC，并且通过电容C12和系统地相连；与门IC2A的输出作为基准时钟信号的输出，供后续模块使用。
8.如权利要求1或3所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述可调时钟分频电路包括型号为MM74HC161的集成芯片IC3，基准时钟信号发生电路的输出信号与集成芯片IC3的第二脚相连；集成芯片IC3的第一脚、第七脚、第十脚相连后通过电阻R13上拉到电源VCC；集成芯片IC3的第九脚通过电阻R14与第十九跳针JP19的一端相连，第十九跳针JP19的另一端与集成芯片IC3的第十一脚相连；集成芯片IC3的第三脚通过第十七跳针JP17上拉到电源VCC，也通过电阻R12下拉到系统地；集成芯片IC3的第四脚通过第十六跳针JP16上拉到电源VCC，也通过电阻R11下拉到系统地；集成芯片IC3的第五脚通过第十五跳针JP15上拉到电源VCC，也通过电阻R10下拉到系统地；集成芯片IC3的第六脚通过第十八跳针JP18上拉到电源VCC，也通过电阻R9下拉到系统地；集成芯片IC3的第八脚接系统地；集成芯片IC3的第十六脚接电源VCC；集成芯片IC3的第十五脚作为分频后的时钟输出信号S1与计数分配电路的输入相连。
9.如权利要求1或4所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述计数分配电路包括型号为MM74HC4017的集成芯片IC4，可调时钟分频电路的输出信号S1与集成芯片IC4的第十四脚相连，集成芯片IC4的第十三脚与集成芯片IC4的第十五脚相连后通过电阻R15下拉到系统地；集成芯片IC4的第十六脚与电源VCC相连；集成芯片IC4的第八脚与系统地相连；集成芯片IC4的第十二脚通过电阻R16与系统地相连；集成芯片IC4的第三脚与第十四跳针JP14的一端相连；集成芯片IC4的第二脚、第四脚、第七脚、第十脚分别与第一跳针JP1、第二跳针JP2、第三跳针JP3、第四跳针JP4的一端相连；集成芯片IC4的第一脚与第五跳针JP5的一端相连；集成芯片IC4的第五脚、第六脚、第九脚、第十一脚分别与第六跳针JP6、第七跳针JP7、第八跳针JP8、第九跳针JP9的一端相连，也分别与第十跳针JP10、第十一跳针JP11、第十二跳针JP12、第十三跳针JP13的一端相连；第一跳针JP1的另一端、第二跳针JP2的另一端、第三跳针JP3的另一端、第四跳针JP4的另一端、第五跳针JP5的另一端、第六跳针JP6的另一端、第七跳针JP7的另一端、第八跳针JP8的另一端、第九跳针JP9的另一端相连后通过电阻R18与系统地相连，也作为输出信号K1连接触发反转电路；第十跳针JP10的另一端、第十一跳针JP11的另一端、第十二跳针JP12的另一端、第十三跳针JP13的另一端、第十四跳针JP14的另一端相连后通过电阻R20下拉到系统地，也作为输出信号K2连接触发反转电路。
10.如权利要求9所述双路输出频率可调独立硬件黄闪控制器，其特征是，所述触发反转电路包括JK触发器IC5A和JK触发器IC5B，JK触发器IC5A的J端与集成芯片IC4的第三脚相连；JK触发器IC5A的CLK端与基准时钟信号发生电路的输出相连；JK触发器IC5A的K端与计数分配电路的输出K1相连；JK触发器IC5A的CLR非端通过电阻R17上拉到电源VCC；JK触发器IC5A的Q端连接与门IC2B的一个输入端；与门IC2B另一输入端通过电阻R21上拉到电源VCC，并且与使能信号EN1相连；与门IC2B的输出端作为输出信号DRV1连接功率驱动电路；JK触发器IC5B的J端与集成芯片IC4的第一脚相连；JK触发器IC5B的CLK端与基准时钟信号发生电路的输出相连；JK触发器IC5B的K端与计数分配电路的输出K2相连；JK触发器IC5B的CLR非端通过电阻R19上拉到电源VCC；JK触发器IC5B的Q端连接与门IC2C的一个输入端；与门IC2C的另一输入端通过电阻R22上拉到电源VCC，并且与使能信号EN2相连；与门IC2C的输出端作为输出信号DRV2连接功率驱动电路的输入。
双路输出频率可调独立硬件黄闪控制器
技术领域
[0001] 本发明涉及一种交通信号控制器，具体是一种频率灵活可调的独立硬件黄闪信号控制器。
背景技术
[0002] 在国内目前智能交通高速发展的今天，对道路交通信号机稳定，可靠，智能化要求越来越高；在交通信号中黄灯信号是一种绿灯和红灯之间的过渡信号，表示在注意安全的前提下可以慢速通行，这样在特定时段处于信号灯黄闪状态可以提高道路的畅通度，免去不必要的红灯等待时间。还有在交通信号机处于故障或则维修时独立黄闪控制器也能发挥作用，这样路口就不会陷入交通瘫痪状态。独立硬件黄闪器里面没有任何程序，是由纯硬件搭建完成，所以运行更稳定可靠，它还作为一个单独部件附在信号机中独立运行，不受信号机的影响。
发明内容
[0003] 本发明的目的是克服现有技术中存在的不足，提供一种双路输出频率可调独立硬件黄闪控制器，其独立运行，使用方便，稳定可靠。
[0004] 按照本发明提供的技术方案，所述的双路输出频率可调独立硬件黄闪控制器包括：与市电连接的交流EMI滤波电路、AC-DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路；所述交流EMI滤波电路的输出端分别连接AC-DC电路的输入端，以及基准时钟信号发生电路的输入端；所述基准时钟信号发生电路输出的时钟信号分别连接可调时钟分频电路的时钟信号输入端，以及触发反转电路的时钟信号输入端；可调时钟分频电路的输出信号连接计数分配电路；所述计数分配电路的输出信号分别连接触发反转电路的输入端；触发反转电路的输出连接功率驱动电路的输入端；所述AC-DC电路为系统提供5V的直流电源VCC，基准时钟信号发生电路为系统提供一个稳定的基准时钟，可调时钟分频电路将基准时钟分频，计数分配电路将分频后的时钟信号做计数分配处理，提供两路独立可调的时钟信号，这两路时钟信号作为触发反转电路的输入信号；触发反转电路完成信号持续的高、低电平转换，并且把这两路不规则的时钟信号转变成两路50%占空比的PWM信号；功率驱动电路再将这两路驱动能力弱小的PWM信号转换成两路强电信号输出，有规律的驱动两路黄灯闪烁。
[0005] 所述基准时钟信号发生电路包括光耦隔离电路和信号调整使能电路，光耦隔离电路的输出连接信号调整使能电路，从交流的强电中分离出时钟信号。
[0006] 所述可调时钟分频电路是由一个同步计数器组成，完成基准时钟的1～16分频。所述计数分配电路由一个计数器组成。
[0007] 所述触发反转电路包括两路独立的触发器电路，每路触发器电路中，JK触发器的输出连接与门的一个输入，与门另一个输入连接使能信号；计数分配电路的输出信号分别连接到两路JK触发器的J、K信号输入端，两个与门分别输出PWM信号。
[0008] 具体的，所述输出驱动电路包括：电阻R23的一端与电阻R24的一端相连后与触发反转电路的输出DRV1相连，电阻R24的另一端与系统地相连；电阻R23的另一端与二极管D8的负极相连后与三极管Q1的基极相连，二极管D8的正极与系统地相连；三极管Q1的集电极通过电阻R26与三极管Q2的基极相连，三极管Q1的集电极与电阻R25一端及电容C13的一端相连；三极管Q1的发射极与系统地相连；电阻R25另一端与电源VCC相连，电容C13的另一端与系统地相连；三极管Q2的集电极与双向可控硅驱动光耦OP1的输入负极相连，三极管Q2的发射极与系统地相连；双向可控硅驱动光耦OP1的输入正极与电阻R27的一端及电阻R28的一端相连，电阻R27的另一端与电源VCC相连，电阻R28的另一端与发光二极管LED2的负极相连，发光二极管LED2的正极与电源VCC相连；双向可控硅驱动光耦OP1输出的一个主端子通过电阻R29与双向可控硅TR1的一个主端子及交流输入端ACin相连，双向可控硅驱动光耦OP1输出的另一个主端子与双向可控硅TR1的门极及电阻R30的一端相连，电阻R30的另一端与双向可控硅TR1的另一个主端子、电容C15的一端、压敏电阻MV2的一端、保险丝F2的一端相连；电阻R31的一端与交流输入端ACin相连，电阻R31的另一端与电容C15的另一端相连，压敏电阻MV2的另一端也与交流输入端ACin相连，保险丝F2的另一端作为交流输出信号ACout1与外部负载黄灯相连；电阻R32的一端与电阻R33的一端相连后与触发反转电路的输出DRV2相连，电阻R33的另一端与系统地相连，电阻R32的另一端与二极管D9的负极相连后与三极管Q3的基极相连，二极管D9的正极与系统地相连；三极管Q3的集电极通过电阻R35与三极管Q4的基极相连，三极管Q3的集电极也与电阻R34一端及电容C14的一端相连，三极管Q3的发射极与系统地相连，电阻R34另一端与电源VCC相连，电容C14的另一端与系统地相连；三极管Q4的集电极与双向可控硅驱动光耦OP2的输入负极相连；三极管Q4的发射极与系统地相连；双向可控硅驱动光耦OP2的输入正极与电阻R36的一端及电阻R37的一端相连；电阻R36的另一端与电源VCC相连；电阻R37的另一端与发光二极管LED3的负极相连；发光二极管LED3的正极与电源VCC相连；双向可控硅驱动光耦OP2输出的一个主端子通过电阻R38与双向可控硅TR2的一个主端子及交流输入端ACin相连；双向可控硅驱动光耦OP2输出的另一个主端子与双向可控硅TR2的门极及电阻R39的一端相连；电阻R39的另一端与双向可控硅TR2的另一个主端子、电容C16的一端、压敏电阻MV3的一端、保险丝F3的一端相连；电阻R40的一端与交流输入端ACin相连，电阻R40的另一端与电容C16的另一端相连，压敏电阻MV3的另一端也与交流输入端ACin相连，保险丝F3的另一端作为交流输出信号Acout2与外部负载黄灯相连。
[0009] 所述基准时钟信号发生电路包括：二极管D5的正极和二极管D6的负极分别和交流EMI滤波电路的两个输出端相连；二极管D5的负极和瞬态抑制二极管TVS2的一端相连，并通过电阻R2和光耦OP3的输入正极相连；二极管D7的负极和电容C9也和光耦OP3的输入正极相连；光耦OP3的输入负极与电容C9的另一端，二极管D7的正极，瞬态抑制二极管TVS2的另一端，以及二极管D6的正极相连；光耦OP3的输出发射极和电容C10的一端都与系统地相连；光耦OP3的输出集电极通过电阻R3与电容C10的另一端，以及运算放大器IC1A的同相输入端相连，并且通过电阻R4和电源VCC相连；运算放大器IC1A的反相输入端通过电阻R6上拉到电源VCC，也通过电阻R7和电容C11并连后下拉到系统地；运算放大器IC1A的输出端连接与门IC2A的一个输入端并通过电阻R5上拉到电源VCC；与门IC2A的另一输入端通过电阻R8上拉到电源VCC，并且通过电容C12和系统地相连；与门IC2A的输出作为基准时钟信号的输出，供后续模块使用。
[0010] 所述可调时钟分频电路包括型号为MM74HC161的集成芯片IC3，基准时钟信号发生电路的输出信号与集成芯片IC3的第二脚相连；集成芯片IC3的第一脚、第七脚、第十脚相连后通过电阻R13上拉到电源VCC；集成芯片IC3的第九脚通过电阻R14与第十九跳针JP19的一端相连，第十九跳针JP19的另一端与集成芯片IC3的第十一脚相连；集成芯片IC3的第三脚通过第十七跳针JP17上拉到电源VCC，也通过电阻R12下拉到系统地；集成芯片IC3的第四脚通过第十六跳针JP16上拉到电源VCC，也通过电阻R11下拉到系统地；集成芯片IC3的第五脚通过第十五跳针JP15上拉到电源VCC，也通过电阻R10下拉到系统地；集成芯片IC3的第六脚通过第十八跳针JP18上拉到电源VCC，也通过电阻R9下拉到系统地；集成芯片IC3的第八脚接系统地；集成芯片IC3的第十六脚接电源VCC；集成芯片IC3的第十五脚作为分频后的时钟输出信号S1与计数分配电路的输入相连。
[0011] 所述计数分配电路包括型号为MM74HC4017的集成芯片IC4，可调时钟分频电路的输出信号S1与集成芯片IC4的第十四脚相连，集成芯片IC4的第十三脚与集成芯片IC4的第十五脚相连后通过电阻R15下拉到系统地；集成芯片IC4的第十六脚与电源VCC相连；集成芯片IC4的第八脚与系统地相连；集成芯片IC4的第十二脚通过电阻R16与系统地相连；集成芯片IC4的第三脚与第十四跳针JP14的一端相连；集成芯片IC4的第二脚、第四脚、第七脚、第十脚分别与第一跳针JP1、第二跳针JP2、第三跳针JP3、第四跳针JP4的一端相连；集成芯片IC4的第一脚与第五跳针JP5的一端相连；集成芯片IC4的第五脚、第六脚、第九脚、第十一脚分别与第六跳针JP6、第七跳针JP7、第八跳针JP8、第九跳针JP9的一端相连，也分别与第十跳针JP10、第十一跳针JP11、第十二跳针JP12、第十三跳针JP13的一端相连；第一跳针JP1的另一端、第二跳针JP2的另一端、第三跳针JP3的另一端、第四跳针JP4的另一端、第五跳针JP5的另一端、第六跳针JP6的另一端、第七跳针JP7的另一端、第八跳针JP8的另一端、第九跳针JP9的另一端相连后通过电阻R18与系统地相连，也作为输出信号K1连接触发反转电路；第十跳针JP10的另一端、第十一跳针JP11的另一端、第十二跳针JP12的另一端、第十三跳针JP13的另一端、第十四跳针JP14的另一端相连后通过电阻R20下拉到系统地，也作为输出信号K2连接触发反转电路。
[0012] 所述触发反转电路包括JK触发器IC5A和JK触发器IC5B，JK触发器IC5A的J端与集成芯片IC4的第三脚相连；JK触发器IC5A的CLK端与基准时钟信号发生电路的输出相连；JK触发器IC5A的K端与计数分配电路的输出K1相连；JK触发器IC5A的CLR非端通过电阻R17上拉到电源VCC；JK触发器IC5A的Q端连接与门IC2B的一个输入端；与门IC2B另一输入端通过电阻R21上拉到电源VCC，并且与使能信号EN1相连；与门IC2B的输出端作为输出信号DRV1连接输出驱动电路；JK触发器IC5B的J端与集成芯片IC4的第一脚相连；JK触发器IC5B的CLK端与基准时钟信号发生电路的输出相连；JK触发器IC5B的K端与计数分配电路的输出K2相连；JK触发器IC5B的CLR非端通过电阻R19上拉到电源VCC；JK触发器IC5B的Q端连接与门IC2C的一个输入端；与门IC2C的另一输入端通过电阻R22上拉到电源VCC，并且与使能信号EN2相连；与门IC2C的输出端作为输出信号DRV2连接输出驱动电路的输入。
[0013] 本发明的优点是：可以提供两路单独的频率可调的信号输出，满足多种不同的需求。本控制器是纯硬件电路搭建完成，没有任何程序，就不会出现程序跑飞，死机的情况，所以提高了控制器的抗干扰能力，运行更稳定可靠，而且安装使用方便，成本低，易维护。
附图说明
[0014] 图1是本发明控制器的电路结构框图。
[0015] 图2是交流EMI滤波电路原理图。
[0016] 图3 是AC-DC电路原理图。
[0017] 图4是基准时钟信号发生电路原理图。
[0018] 图5是可调时钟分频电路原理图。
[0019] 图6是计数分配电路和触发反转电路原理图。
[0020] 图7是功率驱动电路原理图。
具体实施方式
[0021] 下面结合附图和实施例对本发明作进一步说明。
[0022] 如图1所示，为了能够输出有规律的黄闪信号，本发明包括：与市电连接的交流EMI滤波电路、AC-DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路。所述交流EMI滤波电路用于市电滤波，滤除市电中所带的杂波信号，完成市电的防雷，浪涌，滤除干扰等，给后续电路提供一个相对比较干净的交流电源环境；所述交流EMI滤波电路的输出（图2中的L1，N1）和AC-DC电路的输入以及基准时钟信号发生电路的输入连接；所述AC-DC电路主要完成市电到弱电的转换，为系统提供一个5V的直流电源供后续模块使用；所述基准时钟信号发生电路是从市电中提取50HZ的时钟，将50HZ的交流信号转变成50HZ的脉冲信号，这个脉冲信号将作为系统的基准时钟输出和分频电路的输入相连；所述分频电路可以完成对基准时钟的分频，最小是一分频（及频率不变），最大是八分频（7.5HZ），要完成不同的分频是通过对跳针（图5中JP15-JP19）的使用来达到目的,分频电路的输出和信号分配电路的输入相连；所述信号分配电路可以在分频电路的基础上继续分频，以及为两路驱动提供独立的驱动时钟，这两路时钟可以通过跳针（图6中JP1-JP14）达到不同的时钟，这两路独立的输出时钟分别和两路信号反转电路的输入相连；所述信号反转电路就是完成脉冲信号到50%占空比的PWM信号的转变，然后这两路PWM信号分别和两路驱动电路的输入相连；两路驱动电路的输出就可以外部的黄灯连接起来，有规律的驱动黄灯闪烁。
[0023] 如图2所示，所述交流EMI滤波电路中，保险丝F1的一端和市电中的火线相连，保险丝F1的另一端与压敏电阻MV1的一端、电容C1的一端、共模电感T1的第四脚相连；压敏电阻MV1的另一端与市电中的零线、电容C1的另一端、共模电感T1的第一脚相连；共模电感T1的第二脚与电容C2的一端、电容C4的一端、变压器T2的第五脚相连；电容C4的另一端连接到大地；共模电感T1的第三脚与电容C2的另一端、电容C3的一端、变压器T2的第三脚相连。如图3所示，变压器T2的第一脚与二极管D2的负极及二极管D4的正极相连，变压器T2的第二脚与二极管D1的负极及二极管D3的正极相连；二极管D1的正极与二极管D2的正极相连后作为系统的地；二极管D3的正极与二极管D4的正极、 瞬态抑制二极管TVS1的负极、电容C5的正极、电容C6的一端、变压器T3的第一脚相连；变压器T2的第二脚与瞬态抑制二极管TVS1的正极、电容C5的负极、电容C6的另一端、电容C7的负极、电容C8的一端、电阻R1的一端及系统的地相连；电阻R1的另一端和发光二极管LED1的负极相连；变压器T3的第三脚与电容C7的正极、电容C8的一端、发光二极管LED1的正极相连，并且作为系统的电源VCC端。
[0024] 所述共模电感T1采用上海元册电子科技有限公司的共模抑制电感器83T-114H6，所述变压器T2采用无锡金丹电子有限公司的KD-4117A，所述变压器T3采用SPX29150T-5.0。图2，3所示就是把输入的市电经过滤波处理后由L1，N1端输出与基准时钟信号发生电路的输入相连，也通过L1，N1端与AC-DC电路的输入相连；所述AC-DC电路就是完成市电到5V直流电源的转换。
[0025] 如图4所示，所述基准时钟信号发生电路中的二极管D5的正极和交流EMI滤波电路中的输出端L1相连；二极管D5的负极与瞬态抑制二极管TVS2的一端及电阻R2的一端相连；电阻R2的另一端与二极管D7的负极、电容C9的一端、光耦OP3的第一脚相连；二极管D6的正极和所述交流EMI滤波电路中的输出端N1相连；二极管D6的正极与瞬态抑制二极管TVS2的另一端、二极管D7的正极、电容C9的另一端、光耦OP3的第二脚相连；光耦OP3的第三脚与电容C10的一端及系统的地相连；光耦OP3的第四脚与电阻R3的一端相连；电阻R3的另一端与电阻R4的一端、电容C10的另一端、集成芯片IC1A的第三脚相连；电阻R4的另一端与电源VCC相连；集成芯片IC1A的第二脚与电阻R6的一端、电阻R7的一端、电容C11的一端相连；电阻R6的另一端与电源VCC相连；电阻R7的另一端与电容C11的另一端及系统地相连；集成芯片IC1A的第一脚与电阻R5的一端及集成芯片IC2的第二脚(与门IC2A输入端)相连；电阻R5的另一端与电源VCC相连；集成芯片IC2的第三脚(与门IC2A输入端)与电阻R8的一端及电容C12的一端相连；电阻R8的另一端与电源VCC相连；电容C12的另一端与系统地相连；集成芯片IC2的第一脚(与门IC2A输出端)作为基准时钟CLK与所述可调时钟分频电路及所述触发反转电路相连。
[0026] 其中，集成芯片IC1A采用LM258，光耦OP3采用PC817，集成芯片IC2采用MM74HC01。所述基准时钟信号发生电路从滤波后的市电中提取时钟信号，这输出的时钟信号与市电的频率相同，后续电路可以在这个基准时钟上分频出多种时钟。
[0027] 如图5所示，所述可调时钟分频电路中的集成芯片IC3的第一脚与集成芯片IC3的第七脚、集成芯片IC3的第十脚、电阻R13的一端相连；集成芯片IC3的第九脚通过电阻R14和第十九跳针JP19的一端相连；第十九跳针JP19的另一端与集成芯片IC3的第十一脚相连；集成芯片IC3的第二脚与所述基准时钟信号发生电路输出CLK相连；集成芯片IC3的第三脚与电阻R12的一端及第十七跳针JP17的一端相连；电阻R12的另一端与系统地相连；第十七跳针JP17的另一端与电源VCC相连；集成芯片IC3的第四脚与电阻R11的一端及第十六跳针JP16的一端相连；电阻R11的另一端与系统地相连；第十六跳针JP16的另一端与电源VCC相连；集成芯片IC3的第五脚与电阻R10的一端及第十五跳针JP15的一端相连；电阻R10的另一端与系统地相连；第十五跳针JP15的另一端与电源VCC相连；集成芯片IC3的第六脚与电阻R9的一端及第十八跳针JP18的一端相连；电阻R9的另一端与系统地相连；第十八跳针JP18的另一端与电源VCC相连；集成芯片IC3的第十六脚与电源VCC相连；集成芯片IC3的第八脚与系统地相连。集成芯片IC3的第十五脚作为输出信号S1与所述的计数分配电路的输入相连。
[0028] 集成芯片IC3型号为MM74HC161，通过JP15到JP19跳线就可以完成基准时钟的1到8分频，通过这一级预分频就可以扩大后续频率的范围，尽可能多的满足用户的需求。
[0029] 如图6所示，所述计数分配电路中集成芯片IC4的第十六脚与电源VCC相连；集成芯片IC4的第十四脚与所述可调时钟分频电路中的输出S1相连；集成芯片IC4的第十三脚与集成芯片IC4的第十五脚及电阻R15的一端相连；电阻R15的另一端与集成芯片IC4的第八脚及系统地相连；集成芯片IC4的第十二脚通过电阻R16与系统地相连；集成芯片IC4的第三脚与所述触发反转电路中集成芯片IC5A的第八脚相连；集成芯片IC4的第二脚、第四脚、第七脚、第十脚分别与第一跳针JP1、第二跳针JP2、第三跳针JP3、第四跳针JP4的一端相连；集成芯片IC4的第五脚、第六脚、第九脚、第十一脚分别与第六跳针JP6、第七跳针JP7、第八跳针JP8、第九跳针JP9的一端相连，也分别与第十跳针JP10、第十一跳针JP11、第十二跳针JP12、第十三跳针JP13的一端相连；集成芯片IC4的第一脚与第五跳针JP5的一端及集成芯片IC5B的第一脚相连；第一跳针JP1的另一端、第二跳针JP2的另一端、第三跳针JP3的另一端、第四跳针JP4的另一端、第五跳针JP5的另一端、第六跳针JP6的另一端、第七跳针JP7的另一端、第八跳针JP8的另一端、第九跳针JP9的另一端相连后通过电阻R18与系统地相连，也作为K1信号输出与所述触发反转电路中的五集成芯片IC5的第十一脚相连；第十跳针JP10的另一端、第十一跳针JP11的另一端、第十二跳针JP12的另一端、第十三跳针JP13的另一端、第十四跳针JP14的另一端通过电阻R20下拉到系统地，并且也作为输出信号K2与集成芯片IC5B的第四脚相连；集成芯片IC5A的第九脚及第十二脚与所述基准时钟信号发生电路的输出CLK相连；集成芯片IC5A的第十脚通过电阻R17上拉到电源VCC；集成芯片IC5B的第十三脚通过电阻R19上拉到电源VCC；集成芯片IC5A的第五脚与集成芯片IC2的第六脚(与门IC2B输入端)相连；集成芯片IC5B的第三脚与集成芯片IC2的第九脚(与门IC2C输入端)相连；集成芯片IC2的第五脚(与门IC2B输入端)与电阻R21的一端及输入使能信号EN1相连；电阻R21的另一端与电源VCC相连；集成芯片IC2的第八脚(与门IC2C输入端)与电阻R22的一端及输入使能信号EN2相连；电阻R22的另一端与电源VCC相连；集成芯片IC2的第四脚(与门IC2B输出端)作为输出信号DRV1与所述功率驱动电路的一输入相连；集成芯片IC2的第十脚(与门IC2C输出端)作为输出信号DRV2与所述功率驱动电路的另一输入相连。
[0030] 集成芯片IC5采用MM74HC107。集成芯片IC4采用十进制计数器MM74HC4017，这一级是在所述可调时钟分频电路输出的基础上做进一步的分频，可以把频率分的更小，而且还能分出两路独立的驱动信号。通过短接不同的跳线为两路输出提供不同的频率。
[0031] 如图7所示，所述功率驱动电路中，电阻R23的一端与电阻R24的一端相连后与触发反转电路的输出DRV1相连；电阻R24的另一端与系统地相连；电阻R23的另一端与二极管D8的负极相连后与三极管Q1的基极相连，二极管D8的正极与系统地相连；三极管Q1的集电极通过电阻R26与三极管Q2的基极相连，三极管Q1的集电极与电阻R25一端及电容C13的一端相连；三极管Q1的发射极与系统地相连；电阻R25另一端与电源VCC相连，电容C13的另一端与系统地相连；三极管Q2的集电极与光耦OP1的第二脚相连；三极管Q2的发射极与系统的地相连；光耦OP1的第一脚与电阻R27的一端及电阻R28的一端相连；电阻R27的另一端与电源VCC相连；电阻R28的另一端与发光二极管LED2的负极相连；发光二极管LED2的正极与电源VCC相连；光耦OP1的第六脚通过电阻R29与双向可控硅TR1的一个主端子及交流输入端ACin相连；光耦OP1的第四脚与双向可控硅TR1的门极及电阻R30的一端相连；电阻R30的另一端与双向可控硅TR1的另一个主端子、电容C15的一端、压敏电阻MV2的一端、保险丝F2的一端相连；电阻R31的一端与交流输入端ACin相连，电阻R31的另一端与电容C15的另一端相连；压敏电阻MV2的另一端也与交流输入端ACin相连；保险丝F2的另一端作为交流输出信号ACout1与外部黄灯相连。电阻R32的一端与电阻R33的一端相连后与触发反转电路的输出DRV2相连；电阻R33的另一端与系统地相连；电阻R32的另一端与二极管D9的负极相连后与三极管Q3的基极相连，二极管D9的正极与系统地相连；三极管Q3的集电极通过电阻R35与三极管Q4的基极相连，三极管Q3的集电极也与电阻R34一端及电容C14的一端相连；三极管Q3的发射极与系统地相连；电阻R34另一端与电源VCC相连，电容C14的另一端与系统地相连；
三极管Q4的集电极与光耦OP2的第二脚相连；三极管Q4的发射极与系统的地相连；光耦OP2的第一脚与电阻R36的一端及电阻R37的一端相连；电阻R36的另一端与电源VCC相连；电阻R37的另一端与发光二极管LED3的负极相连；发光二极管LED3的正极与电源VCC相连；光耦OP2的第六脚通过电阻R38与双向可控硅TR2的一个主端子及交流输入端ACin相连；光耦OP2的第四脚与双向可控硅TR2的门极及电阻R39的一端相连；电阻R39的另一端与双向可控硅TR2的另一个主端子、电容C16的一端、压敏电阻MV3的一端、保险丝F3的一端相连；电阻R40的一端与交流输入端ACin相连，电阻R40的另一端与电容C16的另一端相连；压敏电阻MV3的另一端也与交流输入端ACin相连；保险丝F3的另一端作为交流输出信号Acout2与外部黄灯相连。
[0032] 双向可控硅驱动光耦OP1和OP2采用MOC3041，双向可控硅TR1和双向可控硅TR2采用BTA41A，ACin是接市电的火线，ACout1或ACout2接黄灯输入的火线，黄灯输入的零线接市电的零线，这样功率驱动电路就可以按照规律驱动黄灯闪烁。
