可挠式电路板及其制作方法转让专利
申请号 : CN201310701150.0
文献号 : CN104735899B
文献日 : 2017-08-22
发明人 : 许凯翔 , 李克伦 , 黄黎明
申请人 : 鹏鼎控股(深圳)股份有限公司 , 鹏鼎科技股份有限公司
摘要 :
一种可挠式电路板，包括软性电路基板，所述软性电路板包括一基底层、形成于基底层的第一导电线路层、形成于第一导电线路层的第一覆盖层；硬性电路基板，所述硬性电路板包括第一硬性基板，所述第一硬性基板部分压合于所述第一覆盖层，且所述软性电路基板覆盖有第一硬性基板的区域为硬性区域，所述软性电路基板未被硬性基板覆盖的区域为软性区域；及高分子材料层，所述高分子材料层形成于所述软性区域的第一覆盖层上。本发明还涉及一种可挠式电路板的制作方法。
权利要求 :
1.一种可挠式电路板的制作方法，包括步骤：
提供一多层基板，所述多层电路基板包括基底层、形成于所述基底层上的第一导电线路层、形成于第一导电线路层上的第一覆盖层及压合于第一覆盖层部分区域的第一硬性基板，其中，第一覆盖层上覆盖有所述第一硬性电路板的区域为硬性区域，所述第一覆盖层未被第一硬性电路板覆盖的区域为软性区域；
在所述软性区域对应的第一覆盖层上形成一高分子导电层；
在所述高分子导电层上形成一导体层；
蚀刻掉覆盖于所述高分子导电层上的导体层；及
去除高分子导电层中导电材料的导电性，形成一高分子材料层，从而形成可挠式电路板。
2.一种由权利要求1所述的可挠式电路板的制作方法制作的可挠式电路板，包括软性电路基板，所述软性电路板包括一基底层、形成于基底层的第一导电线路层、形成于第一导电线路层的第一覆盖层；
硬性电路基板，所述硬性电路板包括第一硬性基板，所述第一硬性基板部分压合于所述第一覆盖层，且所述软性电路基板覆盖有第一硬性基板的区域为硬性区域，所述软性电路基板未被硬性基板覆盖的区域为软性区域；及高分子材料层，所述高分子材料层形成于所述软性区域的第一覆盖层上。
3.如权利要求2所述的可挠式电路板，其特征在于，所述软性电路板包括形成于所述基底层的第二导电线路层及形成于所述第二导电线路层的第二覆盖层。
4.如权利要求3所述的可挠式电路板，其特征在于，所述硬性电路基板还包括第二硬性基板，所述第二硬性基板压合于所述第二覆盖层。
5.如权利要求4所述的可挠式电路板，其特征在于，所述第一硬性基板包括第三导电线路层，所述第二硬性基板包括第四导电线路层。
6.如权利要求4所述的可挠式电路板，其特征在于，所述可挠式电路板还包括一导通孔，用以导通所述软性电路板和第三导电线路层和第四导电线路层。
说明书 :
可挠式电路板及其制作方法
技术领域
[0001] 本发明涉及一种可挠式电路板及其制作方法。
背景技术
[0002] 目前，多层软板或软硬结合板的多层板压合、外层钻孔之后，必须使用镀铜的制程工艺，来使外层的铜箔与内层的铜箔线路导通。但对于局部露出内层的多层软板的软硬结合板而言，因为裸露出来的内层软板表面的PI或LCP等高分子聚合物材料，其材料表面与电镀工艺中的化铜层的结合力较弱，故在化学镀铜制程中，容易产生药水攻入化铜层底部，而产生隆起的水泡，甚至有部分化铜层会剥落而污染其他制程槽液的现象。
发明内容
[0003] 有鉴于此，有必要提供一种可解决上述问题的可挠式电路板的制作方法。
[0004] 有鉴于此，还有必要提供一种可解决上述问题的可挠式电路板。
[0005] 一种可挠式电路板，包括软性电路基板，所述软性电路板包括一基底层、形成于基底层的第一导电线路层、形成于第一导电线路层的第一覆盖层；硬性电路基板，所述硬性电路板包括第一硬性基板，所述第一硬性基板部分压合于所述第一覆盖层，且所述软性电路基板覆盖有第一硬性基板的区域为硬性区域，所述软性电路基板未被硬性基板覆盖的区域为软性区域；及高分子材料层，所述高分子材料层形成于所述软性区域的第一覆盖层上。
[0006] 一种可挠式电路板的制作方法，包括步骤：提供一多层基板，所述多层电路基板包括基底层、形成于所述基底层上的第一导电线路层、形成于第一导电线路层上的第一覆盖层及压合于第一覆盖层部分区域的第一硬性基板，其中，第一覆盖层上覆盖有所述第一硬性电路板的区域为硬性区域，所述第一覆盖层未第一硬性电路板覆盖的区域为软性区域；在所述软性区域对应的第一覆盖层上形成一高分子导电层；在所述高分子导电层上形成一导体层；蚀刻掉覆盖于所述高分子导电层上的导体层；及去除高分子导电层中导电材料的导电性，形成一高分子材料层，从而形成可挠式电路板。
[0007] 与现有技术相比，本实施例中提供一种高分子导电层，所述高分子导电层中的高分子材料与所述化学镀铜过程中的钯粒子有良好的结合力，同时与第一覆盖层和第二覆盖层的绝缘材料也有良好的结合力，而将所述高分子导电层形成于软性区域的第一覆盖层和第二覆盖层上，再进行化学镀铜制程，则可以避免直接在第一覆盖层和第二覆盖层上进行化学镀铜时出现药水泡或者剥落而污染其他制程槽液。本发明所述可挠式电路板还可以适用于刚挠结合的电路板。
附图说明
[0008] 图1是本实施例提供的多层电路基板的剖面示意图。
[0009] 图2是在图1中软性区域的第一覆盖层和第二覆盖层上形成高分子导电层的剖面示意图。
[0010] 图3是在图2中多层电路基板上形成化铜层的剖面示意图。
[0011] 图4是在图3中的化铜层上形成导体层的剖面示意图。
[0012] 图5是蚀刻图4中的导体层形成第三导电线路层和第四导电线路层并露出所述高分子导电层的剖面示意图。
[0013] 图6是取出图5中高分子导电层的导电性并形成高分子材料层的剖面示意图。
[0014] 主要元件符号说明
[0015]可挠式电路板 10
多层电路基板 11
软性电路基板 12
硬性电路基板 13
基底层 110
第一导电线路层 111
第二导电线路层 112
第一覆盖层 121
第二覆盖层 122
第三铜箔层 123
第四铜箔层 124
通孔 125
导通孔 126
软性区域 101
硬性区域 102
第一硬性基板 131
第二硬性基板 132
第三导电线路层 133
第四导电线路层 134
高分子导电层 140
化铜层 141
导体层 142
高分子材料层 150
多层电路基板 11
软性电路基板 12
硬性电路基板 13
基底层 110
第一导电线路层 111
第二导电线路层 112
第一覆盖层 121
第二覆盖层 122
第三铜箔层 123
第四铜箔层 124
通孔 125
导通孔 126
软性区域 101
硬性区域 102
第一硬性基板 131
第二硬性基板 132
第三导电线路层 133
第四导电线路层 134
高分子导电层 140
化铜层 141
导体层 142
高分子材料层 150
[0016] 如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
[0017] 本发明实施例提供一种可挠式电路板10的制作方法，包括步骤：
[0018] 第一步，请参阅图1，提供一多层电路基板11。
[0019] 本实施例中，所述多层电路基板11包括软性电路板12和硬性电路基板13，所述软性电路基板12包括基底层110、设置于基底层110相对两侧的第一导电线路层111和第二导电线路层112、以及分别形成该第一导电线路层111和第二导电线路层112上的第一覆盖层121和第二覆盖层122。所述硬性电路基板13包括第一硬性基板131和第二硬性基板132，所述第一硬性基板131和第二硬性基板132分别覆盖于所述第一覆盖层121和第二覆盖层122，所述第一硬性基板131包括第三铜箔层123，且所述第三铜箔层123形成于所述第一硬性基板131远离第一覆盖层121一侧，所述第二硬性基板132包括第四铜箔层124，且所述第四铜箔层124形成于所述第二硬性基板132远离第二覆盖层122一侧。
[0020] 所述第一硬性基板131和第二硬性基板132覆盖于所述软性电路基板12，且所述第一覆盖层121和第二覆盖层122未覆盖所述硬性电路基板13的区域为软性区域101，所述第一覆盖层121和第二覆盖层122覆盖有所述硬性电路基板13的区域为硬性区域102。
[0021] 所述多层电路基板11还包括一通孔，所述通孔依次贯穿第一硬性基板131、软性电路基板12及第二硬性基板132。
[0022] 可以理解，本实施例仅为本发明一个较优的实施例，所述多层电路基板11还可以包括多层导电线路层。
[0023] 第二步，请参阅图2，在所述软性区域101的第一覆盖层121和第二覆盖层122上形成一高分子导电层140。
[0024] 将导电高分子材料涂布于所述第一覆盖层121和第二覆盖层122，形成高分子导电层140。
[0025] 本实施例中，所述第一覆盖层121和第二覆盖层122的材料为高分子聚合物材料。所述导电高分子材料可以采用德国贺氏公司的PEDOT：PSS、AGFA公司的transparent conductive inkjet ink:IJ-1005或者其它导电高分子聚合物材料。
[0026] 第三步，请参阅图3及图4，在所述多层电路基板11上形成一导体层142。
[0027] 在所述第三铜箔层123、第四铜箔层124、高分子导电层140及通孔125孔壁上进行化学镀铜处理，形成一化铜层141。所述化学镀铜处理通常也叫沉铜，是一种氧化还原反应，即先通过活化剂处理在第一覆盖层121、第二覆盖层122、通孔125孔壁和高分子导电层140上覆盖一层活性的金属钯粒子，然后，以钯粒子将铜离子还原为铜。
[0028] 然后在所述化铜层141上进行电镀，从而在所述第三铜箔层123、第四铜箔层124及高分子导电层140上形成导体层142，并在通孔125孔壁形成连续的导体层142以构成一导通孔126。
[0029] 可以理解，在多层电路基板11中形成一所述导通孔126，用以连通所述软性电路基板12和第一硬性基板131和第二硬性基板132。
[0030] 第四步，请参阅图5，蚀刻掉覆盖于所述高分子导电层140上的导体层142，并形成第三导电线路层133和第四导电线路层134。
[0031] 采用微影制程技术蚀刻所述导体层142形成第三导电线路层133和第四导电线路层134。本实施例中，将所述第三铜箔层123、第四铜箔层124及形成于所述第三铜箔层123和第四铜箔层124上的导体层142一起经过干膜、曝光、显影、蚀刻及剥膜过程之后得到第三导电线路层133和第四导电线路层134。同时，将覆盖于所述高分子导电层140上的导体层142全部蚀刻掉。
[0032] 第五步，请参阅图6，去除高分子导电层140中导电材料的导电性，形成一高分子材料层150，从而形成可挠式电路板10。
[0033] 本实施例中，通过蚀刻液处理，将所述高分子导电层140中的导电性去除，其具体过程为：将上述形成有遮蔽剂层的高分子导电层140浸入蚀刻液中，所述蚀刻液用于消除高分子导电层140中的导电材料的导电性，形成高分子材料层150。本实施例中，所述蚀刻液为德国厂商Heraeus推出的导电性高分子蚀刻液Clevios。
[0034] 需要说明的是，在最后制作过程中以蚀刻液将高分子导电层140的导电性去除，形成一不导电的高分子材料层150，如此，可以避免高分子导电层140对可挠式电路板后续制程造成影响，相当于以高分子材料层150代替第一覆盖层121和第二覆盖层122。
[0035] 请参阅图6，本实施例中还提供一种可挠式电路板10，其包括软性电路基板12和硬性电路基板13，所述软性电路基板12包括基底层110、设置于基底层110相对两侧的第一导电线路层111和第二导电线路层112、分别形成于所述第一导电线路层111和第二导电线路层112上的第一覆盖层121和第二覆盖层122及高分子材料层150。所述硬性电路基板13包括第一硬性基板131和第二硬性基板132，所述第一硬性基板131包括形成于所述第一硬性基板131远离第一覆盖层121一侧的第三导电线路层133，所述第二硬性基板132包括形成于所述第二硬性基板132远离第二覆盖层122一侧的第四导电线路层134。所述第一硬性基板131和第二硬性基板132分别覆盖于所述第一覆盖层121和第二覆盖层122，且所述第一覆盖层121和第二覆盖层122未覆盖所述硬性电路板13的区域为软性区域101，所述第一覆盖层121和第二覆盖层122覆盖有所述硬性电路基板13的区域为硬性区域102，所述高分子材料层
150形成于所述软性区域101的第一覆盖层121和第二覆盖层122上。
150形成于所述软性区域101的第一覆盖层121和第二覆盖层122上。
[0036] 所述可挠式电路板10还包括一导通孔126，所述导通孔126依次贯穿第一硬性基板131、软性电路基板12及第二硬性基板132，所述导通孔126用以导通所述第一硬性基板131的第三导电线路133、第二硬性基板132的第四导电线路134和软性电路基板12。
[0037] 需要说明的是，本实施例中提供的可挠式电路板10可以是软硬结合板也可以是软性电路板，即高分子材料层可以适用于软硬结合板，亦适用于软性电路板。
[0038] 与现有技术相比，本实施例中提供一种高分子导电层140，所述高分子导电层140中的高分子材料与所述化学镀铜过程中的钯粒子有良好的结合力，同时与第一覆盖层121和第二覆盖层122的绝缘材料也有良好的结合力，而将所述高分子导电层140形成于软性区域101的第一覆盖层121和第二覆盖层122上，再进行化学镀铜制程，则可以避免直接在第一覆盖层121和第二覆盖层122上进行化学镀铜时出现药水泡或者剥落而污染其他制程槽液。