Trench MOS器件的制造方法

摘要

本发明提出了一种Trench MOS器件的制造方法，在硅层的下方形成类型与所述硅层类型相反的离子注入区，离子注入区与漏极层类型一致，由于硅层中的空穴或电子能够与离子注入区的电子或空穴结合，从而能够降低硅层和漏极层之间的基区电流，在基区电阻不变的情况下，能够降低基区电压Vb，从而提高Trench MOS器件的耐用性。

权利要求

1.一种Trench MOS器件的制造方法，包括步骤：提供漏极层；

对所述漏极层的表面进行离子注入，形成间隔排列的离子注入区，注入的离子类型与所述漏极层类型一致；

在所述漏极层表面形成Trench MOS器件结构，所述Trench MOS器件结构包括硅层，所述硅层注入的离子类型与所述漏极层类型相反，且所述硅层位于所述离子注入区的表面，所述离子注入区位于所述硅层正下方。

2.如权利要求1所述的Trench MOS器件的制造方法，其特征在于，所述Trench MOS器件结构采用以下步骤形成，所述步骤包括：在所述漏极层表面形成所述硅层；

对所述硅层进行刻蚀，形成沟槽，所述沟槽暴露出所述漏极层，并位于两个离子注入区之间；

在所述沟槽内形成介质层，所述介质层紧贴所述硅层和漏极层；

在所述介质层的表面形成栅极，所述栅极填充满所述沟槽；

对所述硅层进行离子注入，注入的离子类型与所述漏极层类型相反；

对所述硅层的表面进行离子注入，形成源极，注入的离子类型与所述漏极层类型一致。

3.如权利要求2所述的Trench MOS器件的制造方法，其特征在于，所述漏极层为N型外延层。

4.如权利要求3所述的Trench MOS器件的制造方法，其特征在于，对所述硅层进行P型离子注入，使形成的硅层为P型。

5.如权利要求4所述的Trench MOS器件的制造方法，其特征在于，形成的源极为N+型。

6.如权利要求2所述的Trench MOS器件的制造方法，其特征在于，所述漏极层为P型外延层。

7.如权利要求6所述的Trench MOS器件的制造方法，其特征在于，对所述硅层进行N型离子注入，使形成的硅层为N型。

8.如权利要求7所述的Trench MOS器件的制造方法，其特征在于，形成的源极为P+型。

9.如权利要求2所述的Trench MOS器件的制造方法，其特征在于，所述介质层为二氧化硅。

10.如权利要求2所述的Trench MOS器件的制造方法，其特征在于，所述栅极为多晶硅。

说明书

Trench MOS器件的制造方法

技术领域

[0001] 本发明涉及半导体制造领域，尤其涉及一种Trench MOS器件的制造方法。

背景技术

[0002] 自功率金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOSFET技术的新器件结构和新制造工艺仍不断涌现，以达到两个最基本的目标：最大的功率处理和最小的功率损耗。Trench MOS（垂直型MOS器件）是实现此目标最重要的技术推动之一。Trench MOS技术的最大优点在于其能够增加平面器件的沟道密度，以提高器件的电流处理能力。

[0003] 请参考图1至图5，图1至图5为现有技术中Trench MOS器件制造过程中的剖面示意图；现有技术中Trench MOS器件包括步骤：

[0004] S1：提供N型外延层10，在所述N型外延层10的表面形成硅层20；

[0005] S2：对所述硅层20以及N型外延层10进行刻蚀，形成沟槽30，所述沟槽30暴露出一部分N型外延层10，如图1所示；

[0006] S3：在所述沟槽30内形成一氧化层40，所述氧化层40紧贴所述硅层20和N型外延层10的表面，如图2所示；

[0007] S4：在所述沟槽30内、氧化层40的表面形成多晶硅50，如图3所示；

[0008] S5：对所述硅层20进行P型离子注入，使所述硅层20改变为P型，如图4所示；

[0009] S6：对所述硅层20的表面进行N型离子注入，形成N+区60，从而完成Trench MOS器件的制造。

[0010] 然而，现有技术中Trench MOS器件的基区电压（Vb）过大，导致Trench MOS器件的耐用性（Ruggedness）不佳，而耐用性是用来衡量Trench MOS器件可靠性一个重要的因素，那么，如何提高Trench MOS器件的耐用性便成为本领域技术人员急需解决的技术问题。

发明内容

[0011] 本发明的目的在于提供一种Trench MOS器件的制造方法，能够降低基区电压，提高Trench MOS器件的耐用性。

[0012] 为了实现上述目的，本发明提出了一种Trench MOS器件的制造方法，包括步骤：

[0013] 提供漏极层；

[0014] 对所述漏极层的表面进行离子注入，形成间隔排列的离子注入区，注入的离子类型与所述漏极层类型一致；

[0015] 在所述漏极层表面形成Trench MOS器件结构，所述Trench MOS器件结构包括硅层，所述硅层注入的离子类型与所述漏极层类型相反，且所述硅层位于所述离子注入区的表面。

[0016] 进一步的，所述Trench MOS器件结构采用以下步骤形成，所述步骤包括：

[0017] 在所述漏极层表面形成所述硅层；

[0018] 对所述硅层进行刻蚀，形成沟槽，所述沟槽暴露出所述漏极层，并位于两个离子注入区之间；

[0019] 在所述沟槽内形成介质层，所述介质层紧贴所述硅层和漏极层；

[0020] 在所述介质层的表面形成栅极，所述栅极填充满所述沟槽；

[0021] 对所述硅层进行离子注入，注入的离子类型与所述漏极层类型相反；

[0022] 对所述硅层的表面进行离子注入，形成源极，注入的离子类型与所述漏极层类型一致。

[0023] 进一步的，所述漏极层为N型外延层。

[0024] 进一步的，对所述硅层进行P型离子注入，使形成的硅层为P型。

[0025] 进一步的，形成的源极为N+型。

[0026] 进一步的，所述漏极层为P型外延层。

[0027] 进一步的，对所述硅层进行N型离子注入，使形成的硅层为N型。

[0028] 进一步的，形成的源极为P+型。

[0029] 进一步的，所述介质层为二氧化硅。

[0030] 进一步的，所述栅极为多晶硅。

[0031] 与现有技术相比，本发明的有益效果主要体现在：在硅层的下方形成类型与所述硅层类型相反的离子注入区，离子注入区与漏极层类型一致，由于硅层中的空穴或电子能够与离子注入区的电子或空穴结合，从而能够降低硅层和漏极层之间的基区电流，在基区电阻不变的情况下，能够降低基区电压Vb，从而提高Trench MOS器件的耐用性。

附图说明

[0032] 图1至图5为现有技术中Trench MOS器件制造过程中的剖面示意图；

[0033] 图6为本发明实施例一中Trench MOS器件的制造方法的流程图；

[0034] 图7至图12为本发明实施例一中Trench MOS器件制造过程中的剖面示意图。

具体实施方式

[0035] 下面将结合示意图对本发明的Trench MOS器件的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

[0036] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

[0037] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0038] 实施例一

[0039] 请参考图6，在本实施例中，提出了一种Trench MOS器件的制造方法，包括步骤：

[0040] S100：提供漏极层100；

[0041] 在本实施例中，所述漏极层100为N型外延层。

[0042] S200：对所述漏极层100的表面进行离子注入，形成间隔排列的离子注入区110，注入的离子类型与所述漏极层100类型一致，如图7所示；

[0043] 具体的，在步骤S200中，在进行离子注入时，增加一层光罩200，遮挡住无需注入离子的部分，在本实施例中，注入的离子为V族元素，形成与N型外延层属于同一类型的离子注入区110，这是为了增加所述漏极层100与后续P型硅层相接触面的浓度，便于使P型硅层中的空穴与N型的离子注入区110进行结合，起到降低基区电流的目的。

[0044] S300：在所述漏极层100表面形成Trench MOS器件结构，所述Trench MOS器件结构包括硅层300，所述硅层300注入的离子类型与所述漏极层100类型相反，且所述硅层300位于所述离子注入区110的表面。

[0045] 具体的，在步骤S300中，所述Trench MOS器件结构采用以下步骤形成，所述步骤包括：

[0046] 在所述漏极层100的表面形成所述硅层300；

[0047] 对所述硅层300表面涂覆一层图案化的光阻层，以所述图案化的光阻层作为掩膜对所述硅层300进行刻蚀，形成沟槽120，所述沟槽120暴露出所述漏极层100，并位于两个离子注入区110之间，如图8所示；

[0048] 在所述沟槽120内形成介质层400，所述介质层400紧贴所述硅层300和漏极层100，如图9所示；

[0049] 在所述介质层400的表面形成栅极500，所述栅极500填充满所述沟槽120，形成栅极500时会在所述硅层300的表面也形成栅极500，此时可以采用化学机械平坦化工艺磨去位于所述硅层300表面的栅极500，使所述栅极500仅存在所述沟槽120内，如图10所示；

[0050] 对所述硅层300进行离子注入，注入的离子类型与所述漏极层100类型相反，由于本实施例中，所述漏极层100为N型外延层，因此对所述硅层300进行P型离子注入，注入IIV族元素，形成P型硅层300，如图11所示；

[0051] 对所述硅层300的表面进行离子注入，形成源极600，注入的离子类型与所述漏极层100类型一致，也就是说所述源极600为N+型，如图12所示。

[0052] 在本实施例中，所述介质层400为二氧化硅，所述栅极500为多晶硅。

[0053] 实施例二

[0054] 在本实施例提出的Trench MOS器件的制造方法中，与实施例一的区别仅在于所述漏极层100为P型外延层，对所述硅层300进行N型离子注入，使形成的硅层300为N型，形成的源极600为P+型，其它步骤均与实施例一相同，具体的请参考实施例一，在此不再赘述。

[0055] 综上，在本发明实施例提供的Trench MOS器件的制造方法中，在硅层的下方形成类型与所述硅层类型相反的离子注入区，离子注入区与漏极层类型一致，由于硅层中的空穴或电子能够与离子注入区的电子或空穴结合，从而能够降低硅层和漏极层之间的基区电流，在基区电阻不变的情况下，能够降低基区电压Vb，从而提高Trench MOS器件的耐用性。

[0056] 上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。