一种高电源抑制比的低压差线性稳压器

摘要

本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。

权利要求

1.一种高电源抑制比的低压差线性稳压器，其特征在于，包括误差放大器，所述误差放大器的两个输入端为参考电压和反馈电压，所述误差放大器的输出端接输出管，所述输出管的漏端为串联的提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于所述输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管；所述输出管的源端级联的NMOS管为负阈值的NMOS管，所述Vt偏置追踪电路中的三极管为负阈值的NMOS管。

2.如权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于：所述误差放大器采用5管的单级运算放大器结构，并采用外部电流偏置。

3.如权利要求2所述的高电源抑制比的低压差线性稳压器，其特征在于：所述误差放大器采用由三极管M0、M1、M2、M2和M4组成的单级运算放大器结构，其中M1的栅是参考电压输入端，M2的栅为反馈电压输入端，M0为偏置管，M3和M4为负载管。

4.如权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于：所述输出管为负阈值的PMOS输出管。

5.如权利要求4所述的高电源抑制比的低压差线性稳压器，其特征在于：所述输出管的宽长比的范围为32um*100/180nm～16um*100/180nm，其中100是并联的管子数量。

6.如权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于：所述输出管的漏端串联的负载电阻的阻值范围为3k～10kΩ。

7.如权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于：所述Vt偏置追踪电路的串联电阻包括R0、R1和R2，所述输出管设为M5，所述Vt偏置追踪电路的三极管设为M7，所述负阈值的NMOS管设为M6，在M7和M6的输入端之间连接有R3，M6的栅端到地之间连接有隔离电容C1，R3和C1作为RC滤波过滤电源到M6栅端的纹波，M5的栅端到地之间连接有隔离电容C0，M5的源端到地之间连接有隔离电容C2。

8.如权利要求7所述的高电源抑制比的低压差线性稳压器，其特征在于：所述电容C0、C1和C2采用NMOS电容。

说明书

一种高电源抑制比的低压差线性稳压器

技术领域

[0001] 本发明属于集成电路设计领域，涉及一类低压差线性稳压器，尤其涉及一种高电源抑制比的低压差线性稳压器。

背景技术

[0002] 低压差线性稳压器（Low Dropout Liner Regulator）作为系统芯片的主要电源管理单元被广泛应用，从中央处理器、内存到数模、模数转换器，再到DSP，基带芯片，所有模块的正常运行都需要稳定的供电。传统线性稳压器的主要组成电路如图1所示，包括：1)输出功率管，导通输入供电电压端到输出电压端之间的线路并形成恒定的输出电压；2)反馈网络，用于监测输出电压；3)电压基准，生成一个与电源电压无关，受温度变化、工艺误差影响很小的恒定的基准电压；4)误差放大器，通过将反馈回来的输出电压信息和相基准电压比较，根据所得的误差调节功率管以形成一个稳定的输出电压。

[0003] 随着射频SOC通讯芯片的大力发展，低压差线性稳压器被大量应用于便携式设备的射频收发器系统当中，这类系统通常需要比较高的电源抑制比，同时能提供比较准确的电源电压。伴随着全集成SOC芯片的发展，将低压差线性稳压器集成于射频收发机系统中成为了未来发展的一个趋势。在射频收发机中，通常会使用多块全片内线性低压差稳压器为其中的模拟电路、射频电路以及数字电路单独供电。这种方法的优势在于能够很大程度上减小串扰，提高输出电压的负载线性度，同时能够减小由于传输线上电感带来的电压抖动。另一方面，全片内的线性稳压器能够很大程度上减小电路的片外引脚降低成本，从而方便客户的使用。

[0004] 由于市场对于这种高性能低压差线性稳压器的需求不断增加，近年来很多研究采用了多种方法来改善这种稳压器的性能，提出了很多结构和方法，但是真正做到全片内集成、能够同时满足射频收发机中所需要的高电源抑制比的芯片却很少。

发明内容

[0005] 针对现有技术中存在的技术问题，本发明的目的是提供一种新型的高电源抑制比的低压差线性稳压器电路结构，具有标准CMOS工艺集成，面积小，适用性强，稳定性高，电源抑制比高，噪声低的特点。

[0006] 低压差线性稳压器的电源抑制比是指在电源出现低频小信号或者高频小信号变化时，电路对于输出的调节能力。PSR被定义为电源输入的互补，或者等效为电源增益Ain的倒数，而Ain是由小信号输入电源（即 或vin）引起的小信号输出电压 或vout的变化，因此， 对于给定等效电源抑制电路的分压特性，增加vin到vout（即输入电压到输出电压）之间的电源阻抗以及减小从vout到地的地阻抗都会减小电源增益，从而增加电源抑制比，通常电源阻抗越高，交流地电阻越低，则电源抑制性能越好。

[0007] 本发明的上述目的是通过如下技术方案予以实现的：

[0008] 一种高电源抑制比的低压差线性稳压器（LDO），基本结构是误差放大器的两个输入端为参考电压和反馈电压，其输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。

[0009] 上述方案中，输出管（即输出功率管）的源端级联的负阈值的NMOS管和Vt偏置追踪电路，构成本发明的PSR-BOOST(电源抑制比提升)电路结构，等效于增加vin到vout之间的电源阻抗，减小电源增益，可以极大提高LDO的电源抑制比，PSR-BOOST电路结构的输入管采用Vt偏置追踪电路，可根据输入管Vt变化调整输入电压，以确保管子工作在饱和区。

[0010] 进一步地，所述输出管的源端级联的NMOS管为负阈值的NMOS管，所述Vt偏置追踪电路中的三极管为负阈值的NMOS管。

[0011] 进一步地，所述误差放大器采用5管的单级运算放大器结构，并采用外部电流偏置。比如，误差放大器采用由三极管M0、M1、M2、M2和M4组成的单级运算放大器结构，其中M1的栅是参考电压输入端，M2的栅为反馈电压输入端，M0为偏置管，M3和M4为负载管。

[0012] 进一步地，所述输出管（即输出功率管）为PMOS输出管；PMOS输出管的宽长比较大，为32um*100/180nm～16um*100/180nm，面积大，能承受较大的负载电流，并采用负阈值管使输入到输出压降较低。所述Vt偏置追踪电路的三极管与NMOS负阈值管子串联，构成的Vt偏置追踪电路在阈值电压为负值时仍然不影响其作用。

[0013] 进一步地，输出管的漏端串联的负载电阻的阻值较大，为3k～10kΩ，能有效降低功耗并减小误差。

[0014] 进一步地，所述Vt偏置追踪电路的串联电阻包括R0、R1和R2，所述输出管设为M5，所述Vt偏置追踪电路的三极管设为M7，所述负阈值的NMOS管设为M6，在M7和M6的输入端之间连接有R3，M6的栅端到地之间连接有隔离电容C1，R3和C1作为RC滤波过滤电源到M6栅端的纹波，M5的栅端到地之间连接有隔离电容C0，M5的源端到地之间连接有隔离电容C2。优选地，电容C0、C1和C2采用NMOS电容。

[0015] 与现有技术相比，本发明的优点和积极效果如下：

[0016] 1）兼容性好：适用于标准CMOS工艺；无需使用其他特殊工艺就可以实现，兼容性好，成本小。

[0017] 2）面积小：C0和C1比负载电容小很多，使得电容的面积几乎可以忽略不计，所以使用面积更小，更加紧凑。

[0018] 3）效率高：采用负阈值管M5，M6和M7，尽可能降低输入到输出压降，使得电源转换效率更高。

[0019] 4）噪声低：误差放大器采用单级运放，在保证隔离和增益的同时，能有效降低输入到输出的噪声。

[0020] 5）稳定性好：误差放大器采用单级运放，避免两级运放带来的环路稳定性问题，使得电路的稳定性更好。

[0021] 6）电源抑制比(PSR)高：这是本发明中最重要的一个特点，通过增加级联的MOS结构，可以有效增加电源阻抗，从而有效抑制电源波纹对输出的干扰，增强了电路抗电源干扰的调节能力。

附图说明

[0022] 图1是传统的低压差线性稳压器结构图；

[0023] 图2是本发明的低压差线性稳压器的误差放大器结构图；

[0024] 图3是本发明的采用PSR-BOOST级联的低压差线性稳压器结构图。

具体实施方式

[0025] 下面通过具体实施例和附图，对本发明做进一步说明。

[0026] 图3所示是在SMIC0.18um标准工艺（smic18mmrf）下实现的本发明所述的新型高电源抑制比的低压差线性稳压器（LDO）结构。输入电源电压为2.4V，偏置电流10uA，参考电压为1.4V，均为外部产生。对该结构具体说明如下：

[0027] 1）用M0、M1、M2、M2、M4组成的单级运算放大器结构用于构成线性稳压器的误差放大器，如图2所示。其中M1的栅是参考电压输入端，M2的栅为反馈电压输入端，M0为偏置管，M3和M4为负载管。以电源电压Vin为参考的基本电流镜为负载，保证开环增益较高的情况下不影响电路的稳定性，且能有效降低噪声并提高反应速度。

[0028] 2）用PMOS-M5作为功率器件，能提供相对较高的输出阻抗，Vin只需比Vout高一个Vsd(sat)就可以维持Iout(max)，从而不会让开关功率器件进入线性区，Vin就可以更低，同时其压差更低，具有更高的效率。

[0029] 3）负载电阻Ra和Rb串联在输出管M5的漏端，并通过Rb将反馈电压传导给误差放大器，起到监测输出电压并随时调整输出管控制电压的效果。

[0030] 4）在M5源端连接有的级联结构，这是和传统的LDO结构相比，本发明的最大区别之处。如图3所示，R0、R1、R2和三极管连接结构的NMOS管即M7管作为Vt偏置追踪电路以确保M1工作在饱和区，C1连接于M6的栅端和地，R3和C1作为RC滤波过滤电源到M6栅端的纹波。为尽可能降低压降提高效率，M5、M6、M7均使用负阈值管，C0，C1，C2均隔离电容，隔离对地干扰。C0位于M5栅端到地之间，C2位于M5源端到地。

[0031] 其中，C0，C1，C2（优选值40p～50p）采用NMOS电容，有利于紧凑和减小版图面积，M5，M6，M7采用负阈值管减小压差以保证正常电压的输出。

[0032] 其中，PMOS输出管的宽长比较大，面积大，能承受较大的负载电流(范围在0～40mA)，并采用负阈值管使压降较低。宽长比的优选取值范围为32um*100/180nm～16um*
100/180nm，其中100为并联管子数量。输出管的漏端串联的负载电阻的阻值较大，优选取值范围为3k～10kΩ，能有效降低功耗，减小由于电阻面积过小带来的工艺误差，并使得PSR保持在适当的范围内。

[0033] 当电路工作在空负载下（0mA负载电流，10pF负载电容），负载电流小，负载电容较低，此时功耗较低，电路稳定性好，电源抑制比也比较高。

[0034] 当电路工作在全负载下（40mA负载电流，65pF负载电容），负载电流达到最大，此时需增大负载电容，以保证电路稳定性，由于输出管面积大，有较强的负载能力，误差放大器能调节输出电压并使其稳定在需要的范围内。

[0035] 本发明基于smic18mmrf工艺在Cadence-specture平台下对传统结构和本专利提出的结构进行仿真，得到的仿真结果对比如表1所示，可以看出本发明的低压差线性稳压器的性能明显优于传统结构。

[0036] 表1.传统结构与本发明结构的性能数据比较

[0037]

[0038] 以上实施例仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。