一种像素电路、驱动方法及显示装置

摘要

本发明公开了一种像素电路、驱动方法及显示装置，像素电路中包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块。通过上述各模块的配合工作，该像素电路可以利用补偿模块写入的与驱动控制模块的阈值电压相等的预设阈值电压来补偿驱动控制模块的阈值电压的漂移，因此，在发光显示时，可以使驱动控制模块驱动发光器件发光的驱动电流仅与数据信号的电压和初始化信号的电压有关，与驱动控制模块中的阈值电压无关，能避免驱动控制模块的阈值电压对发光器件的影响，即在使用相同的数据信号加载到不同的像素单元时，能够得到亮度相同的图像，提高了显示装置显示区域图像亮度的均匀性。

权利要求

1.一种像素电路，其特征在于，包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块；其中，所述驱动控制模块，其第一输入端与所述初始化模块的输出端相连，第二输入端分别与所述补偿模块的输出端和所述发光控制模块的第一输出端相连，第三输入端分别与所述发光控制模块的第一输入端和第一参考电压线相连，输出端与所述发光控制模块的第二输入端相连；所述驱动控制模块用于向所述发光器件提供驱动电流以驱动所述发光器件发光；

所述初始化模块，其控制端用于接收初始化控制信号，输入端用于接收初始化信号，输出端与所述驱动控制模块的第一输入端相连；所述初始化模块用于在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；

所述补偿模块，其第一控制端用于接收补偿控制信号，第二控制端用于接收数据信号，输出端分别与所述驱动控制模块的第二输入端和所述发光控制模块的第一输出端相连，输入端与第二参考电压线相连；所述补偿模块用于在所述补偿控制信号和所述数据信号的控制下，将所述数据信号以及一预设阈值电压写入到所述驱动控制模块的第二输入端；其中，所述预设阈值电压与所述驱动控制模块的阈值电压相等；

所述发光控制模块，其第一输入端分别与所述驱动控制模块的第三输入端和第一参考电压线相连，控制端用于接收发光控制信号，第二输入端与所述驱动控制模块的输出端相连，第一输出端分别与所述驱动控制模块的第二输入端和所述补偿模块的输出端相连，第二输出端与所述发光器件的一端相连，所述发光器件的另一端与第三参考电压线相连；所述发光控制模块用于在所述发光控制信号的控制下，将第一参考电压线的电压提供给所述驱动控制模块的第二输入端，并使所述数据信号和所述预设阈值电压存储在所述驱动控制模块的第一输入端，以及将所述驱动控制模块输出的驱动电流输出给所述发光器件以驱动所述发光器件发光。

2.如权利要求1所述的像素电路，其特征在于，所述驱动控制模块具体包括：第一驱动晶体管和电容；其中，所述第一驱动晶体管，其栅极为所述驱动控制模块的第一输入端，源极为所述驱动控制模块的第三输入端，漏极为所述驱动控制模块的输出端，且所述第一驱动晶体管的阈值电压为所述驱动控制模块的阈值电压；

所述电容的第一端与所述第一驱动晶体管的栅极相连，第二端为所述驱动控制模块的第二输入端。

3.如权利要求1所述的像素电路，其特征在于，所述初始化模块具体包括：第一开关晶体管；其中，所述第一开关晶体管，其栅极为所述初始化模块的控制端，源极为所述初始化模块的输入端，漏极为所述初始化模块的输出端。

4.如权利要求2所述的像素电路，其特征在于，所述补偿模块，具体包括：第二开关晶体管和第二驱动晶体管；其中，所述第二开关晶体管，其栅极为所述补偿模块的第一控制端，漏极为所述补偿模块的输入端，源极与所述第二驱动晶体管的漏极相连；

所述第二驱动晶体管，其栅极为所述补偿模块的第二控制端，源极为所述补偿模块的输出端；且所述第二驱动晶体管的阈值电压为所述预设阈值电压。

5.如权利要求4所述的像素电路，其特征在于，所述第二驱动晶体管的尺寸和形状均与所述第一驱动晶体管的相同，且所述第二驱动晶体管的位置接近所述第一驱动晶体管的位置。

6.如权利要求1所述的像素电路，其特征在于，所述发光控制模块，具体包括：第三开关晶体管和第四开关晶体管；其中，所述第三开关晶体管，其栅极为所述发光控制模块的控制端，源极为所述发光控制模块的第一输入端，漏极为所述发光控制模块的第一输出端；

所述第四开关晶体管，其栅极为所述发光控制模块的控制端，源极为所述发光控制模块的第二输入端，漏极为所述发光控制模块的第二输出端。

7.如权利要求3-6任一项所述的像素电路，其特征在于，所有的开关晶体管均为N型晶体管或P型晶体管。

8.一种如权利要求1-7任一项所述的像素电路的驱动方法，其特征在于，包括：

在初始化阶段，所述初始化模块在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；

在补偿阶段，所述初始化模块在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；所述补偿模块在所述补偿控制信号和所述数据信号的控制下，将所述数据信号以及一预设阈值电压写入到所述驱动控制模块的第二输入端；

其中，所述预设阈值电压与所述驱动控制模块的阈值电压相等；

在发光阶段，所述发光控制模块在所述发光控制信号的控制下，将第一参考电压线的电压提供给所述驱动控制模块的第二输入端，并使所述数据信号和所述预设阈值电压存储在所述驱动控制模块的第一输入端，以及将所述驱动控制模块输出的驱动电流输出给所述发光器件以驱动所述发光器件发光。

9.一种有机电致发光显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的有机电致发光显示面板。

说明书

一种像素电路、驱动方法及显示装置

技术领域

[0001] 本发明涉及有机电致发光技术领域，尤其涉及一种像素电路、驱动方法及显示装置。

背景技术

[0002] 有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED显示屏已经开始取代传统的LCD显示屏。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。

[0003] 与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。由于工艺制程和器件老化等原因，会使像素电路的驱动晶体管的阈值电压Vth存在不均匀性，这样就导致了流过不同OLED像素的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。

[0004] 例如现有的2M1C的像素电路中，如图1所示，该电路由1个驱动晶体管M2，一个开关晶体管M1和一个存储电容Cs组成，当扫描线Scan选择某一行时，扫描线Scan输入低电平信号，P型的开关晶体管M1导通，数据线Data的电压写入存储电容Cs；当该行扫描结束后，扫描线Scan输入的信号变为高电平，P型的开关晶体管M1关断，存储电容Cs存储的电压控制驱动晶体管M2产生电流来驱动OLED像素，保证OLED像素在一帧内持续发光。其中，驱动晶体管M2的饱和电流公式为IOLED＝K(VSG-Vth)2，其中，VSG是驱动晶体管M2源极和栅极之间的电压差，K是结构系数，Vth是驱动晶体管M2的阈值电压。正如前述，由于工艺制程和器件老化等原因，驱动晶体管T2的阈值电压Vth会漂移，这样就导致了流过不同OLED像素的电流因驱动晶体管的阈值电压Vth的变化而变化，从而导致图像亮度不均匀。

发明内容

[0005] 有鉴于此，本发明实施例提供了一种像素电路、驱动方法及显示装置，用以提高显示装置显示区域图像亮度的均匀性。

[0006] 因此，本发明实施例提供了一种像素电路，包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块；其中，

[0007] 所述驱动控制模块，其第一输入端与初始化模块的输出端相连，第二输入端分别与补偿模块的输出端和发光控制模块的第一输出端相连，第三输入端分别与发光控制模块的第一输入端和第一参考电压线相连，输出端与发光控制模块的第二输入端相连；所述驱动控制模块用于向发光器件提供驱动电流以驱动所述发光器件发光；

[0008] 所述初始化模块，其控制端用于接收初始化控制信号，输入端用于接收初始化信号，输出端与所述驱动控制模块的第一输入端相连；所述初始化模块用于在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；

[0009] 所述补偿模块，其第一控制端用于接收补偿控制信号，第二控制端用于接收数据信号，输出端与所述驱动控制模块的第二输入端相连，输入端与第二参考电压线相连；所述补偿模块用于在所述补偿控制信号和所述数据信号的控制下，将所述数据信号以及一预设阈值电压写入到所述驱动控制模块的第二输入端；其中，所述预设阈值电压与所述驱动控制模块的阈值电压相等；

[0010] 所述发光控制模块，其第一输入端分别与所述驱动控制模块的第三输入端和第一参考电压线相连，控制端用于接收发光控制信号，第二输入端与所述驱动控制模块的输出端相连，第一输出端分别与所述驱动控制模块的第二输入端和所述补偿模块的输出端相连，第二输出端与所述发光器件的一端相连，所述发光器件的另一端与第三参考电压线相连；所述发光控制模块用于在所述发光控制信号的控制下，将第一参考电压线的电压提供给所述驱动控制模块的第二输入端，并使所述数据信号和所述预设阈值电压存储在所述驱动控制模块的第一输入端，以及将所述驱动控制模块输出的驱动电流输出给所述发光器件以驱动所述发光器件发光。

[0011] 在一种可能的实施方式中，在本发明实施例提供的上述像素电路中，所述驱动控制模块具体包括：第一驱动晶体管和电容；其中，

[0012] 所述第一驱动晶体管，其栅极为所述驱动控制模块的第一输入端，源极为所述驱动控制模块的第三输入端，漏极为所述驱动控制模块的输出端，且所述第一驱动晶体管的阈值电压为所述驱动控制模块的阈值电压；

[0013] 所述电容的第一端与所述第一驱动晶体管的栅极相连，第二端为所述驱动控制模块的第二输入端。

[0014] 在一种可能的实施方式中，在本发明实施例提供的上述像素电路中，所述初始化模块具体包括：第一开关晶体管；其中，

[0015] 所述第一开关晶体管，其栅极为所述初始化模块的控制端，源极为所述初始化模块的输入端，漏极为所述初始化模块的输出端。

[0016] 在一种可能的实施方式中，在本发明实施例提供的上述像素电路中，所述补偿模块，具体包括：第二开关晶体管和第二驱动晶体管；其中，

[0017] 所述第二开关晶体管，其栅极为所述补偿模块的第一控制端，漏极为所述补偿模块的输入端，源极与所述第二驱动晶体管的漏极相连；

[0018] 所述第二驱动晶体管，其栅极为所述补偿模块的第二控制端，源极为所述补偿模块的输出端；且所述第二驱动晶体管的阈值电压为所述预设阈值电压。

[0019] 较佳地，在本发明实施例提供的上述像素电路中，所述第二驱动晶体管的尺寸和形状均与所述第一驱动晶体管的相同，且所述第二驱动晶体管的位置接近所述第一驱动晶体管的位置。

[0020] 在一种可能的实施方式中，在本发明实施例提供的上述像素电路中，所述发光控制模块，具体包括：第三开关晶体管和第四开关晶体管；其中，

[0021] 所述第三开关晶体管，其栅极为所述发光控制模块的控制端，源极为所述发光控制模块的第一输入端，漏极为所述发光控制模块的第一输出端；

[0022] 所述第四开关晶体管，其栅极为所述发光控制模块的控制端，源极为所述发光控制模块的第二输入端，漏极为所述发光控制模块的第二输出端。

[0023] 较佳地，为了简化制作工艺，在本发明实施例提供的上述像素电路中，所有的开关晶体管均为N型晶体管或P型晶体管。

[0024] 相应地，本发明实施例还提供了一种上述任一种像素电路的驱动方法，包括：

[0025] 在初始化阶段，所述初始化模块在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；

[0026] 在补偿阶段，所述初始化模块在所述初始化控制信号的控制下，将所述初始化信号提供给所述驱动控制模块的第一输入端；所述补偿模块在所述补偿控制信号和所述数据信号的控制下，将所述数据信号以及一预设阈值电压写入到所述驱动控制模块的第二输入端；其中，所述预设阈值电压与所述驱动控制模块的阈值电压相等；

[0027] 在发光阶段，所述发光控制模块在所述发光控制信号的控制下，将第一参考电压线的电压提供给所述驱动控制模块的第二输入端，并使所述数据信号和所述预设阈值电压存储在所述驱动控制模块的第一输入端，以及将所述驱动控制模块输出的驱动电流输出给所述发光器件以驱动所述发光器件发光。

[0028] 相应地，本发明实施例还提供了一种有机电致发光显示面板，包括本发明实施例提供的上述任一种像素电路。

[0029] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种有机电致发光显示面板。

[0030] 本发明实施例提供的上述像素电路、驱动方法及显示装置，像素电路中包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块。通过上述各模块的配合工作该像素电路可以利用补偿模块写入的与驱动控制模块的阈值电压相等的预设阈值电压来补偿驱动控制模块的阈值电压的漂移，因此，在发光显示时，可以使驱动控制模块驱动发光器件发光的驱动电流仅与数据信号的电压和初始化信号的电压有关，与驱动控制模块中的阈值电压无关，能避免驱动控制模块的阈值电压对发光器件的影响，即在使用相同的数据信号加载到不同的像素单元时，能够得到亮度相同的图像，提高了显示装置显示区域图像亮度的均匀性。

附图说明

[0031] 图1为现有的2T1C的像素电路的结构示意图；

[0032] 图2为本发明实施例提供的像素电路的结构示意图；

[0033] 图3a为本发明实施例提供的像素电路的具体结构示意图之一；

[0034] 图3b为本发明实施例提供的像素电路的具体结构示意图之二；

[0035] 图4a为图3a所示的像素电路的电路时序示意图；

[0036] 图4b为图3b所示的像素电路的电路时序示意图；

[0037] 图5为本发明实施例提供的像素电路的驱动方法的流程示意图.

具体实施方式

[0038] 下面结合附图，对本发明实施例提供的像素电路、驱动方法及显示装置的具体实施方式进行详细地说明。

[0039] 本发明实施例提供的一种像素电路，如图2所示，包括：驱动控制模块1，发光器件D1、发光控制模块2、初始化模块3和补偿模块4；其中，

[0040] 驱动控制模块1，其第一输入端1a与初始化模块3的输出端3c相连，第二输入端1b分别与补偿模块4的输出端4d和发光控制模块2的第一输出端2d相连，第三输入端1c分别与发光控制模块2的第一输入端2a和第一参考电压线VDD相连，输出端1d与发光控制模块2的第二输入端2c相连；驱动控制模块1用于向发光器件D1提供驱动电流以驱动发光器件D1发光；

[0041] 初始化模块3，其控制端3a用于接收初始化控制信号Scan，输入端3b用于接收初始化信号Vint，输出端3c与驱动控制模块1的第一输入端1a相连；初始化模块3用于在初始化控制信号Scan的控制下，将初始化信号Vint提供给驱动控制模块1的第一输入端1a；

[0042] 补偿模块4，其第一控制端4a用于接收补偿控制信号Charge，第二控制端4c用于接收数据信号Data，输出端4d与驱动控制模块1的第二输入端1b相连，输入端4b与第二参考电压线Vref相连；补偿模块4用于在补偿控制信号Charge和数据信号Data的控制下，将数据信号Data以及一预设阈值电压写入到驱动控制模块1的第二输入端1b；其中，该预设阈值电压与驱动控制模块1的阈值电压相等；

[0043] 发光控制模块2，其第一输入端2a分别与驱动控制模块1的第三输入端1c和第一参考电压线VDD相连，控制端2b用于接收发光控制信号EM，第二输入端2c与驱动控制模块1的输出端1d相连，第一输出端2d分别与驱动控制模块1的第二输入端1b和补偿模块4的输出端4d相连，第二输出端2e与发光器件D1的一端相连，发光器件D1的另一端与第三参考电压线VSS相连；发光控制模块2用于在发光控制信号EM的控制下，将第一参考电压线VDD的电压提供给驱动控制模块1的第二输入端1b，并使数据信号Data和预设阈值电压存储在驱动控制模块1的第一输入端1a，以及将驱动控制模块1输出的驱动电流输出给发光器件D1以驱动该发光器件D1发光。

[0044] 本发明实施例提供的上述像素电路，包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块。通过上述各模块的配合工作该像素电路可以利用补偿模块写入的与驱动控制模块的阈值电压相等的预设阈值电压来补偿驱动控制模块的阈值电压的漂移，因此，在发光显示时，可以使驱动控制模块驱动发光器件发光的驱动电流仅与数据信号的电压和第三参考电压线的电压有关，与驱动控制模块中的阈值电压无关，能避免驱动控制模块的阈值电压对发光器件的影响，即在使用相同的数据信号加载到不同的像素单元时，能够得到亮度相同的图像，提高了显示装置显示区域图像亮度的均匀性。

[0045] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

[0046] 较佳地，在本发明实施例提供的上述像素电路中，如图3a和图3b所示，驱动控制模块1具体包括：第一驱动晶体管DT1和电容C；其中，

[0047] 第一驱动晶体管DT1，其栅极为驱动控制模块1的第一输入端1a，源极为驱动控制模块1的第三输入端1c，漏极为驱动控制模块的输出端1d，且第一驱动晶体管DT1的阈值电压Vth1为驱动控制模块1的阈值电压；

[0048] 电容C的第一端与第一驱动晶体管DT1的栅极相连，第二端为驱动控制模块1的第二输入端1b。

[0049] 在具体实施时，本发明实施例提供的上述像素电路中，第一驱动晶体管DT1一般为P型晶体管。由于P型晶体管的阈值电压为负值，为了保证第一驱动晶体管DT1能正常工作，对应的第一参考电压线VDD的电压一般为正电压，第二参考电压线VSS的电压一般接地或为负值。

[0050] 进一步地，在具体实施时，本发明实施例提供的上述像素电路中的发光器件D1一般为OLED。如图3a和3b所示，OLED的阳极与发光控制模块2的第二输出端2e端相连，阴极与第二参考电压线VSS相连，OLED在第一驱动晶体管DT1的饱和电流的作用下实现发光显示。

[0051] 较佳地，在本发明实施例提供的上述像素电路中，如图3a和图3b所示，初始化模块3具体可以包括：第一开关晶体管T1；其中，

[0052] 第一开关晶体管T1，其栅极为初始化模块3的控制端3a，源极为初始化模块3的输入端3b，漏极为初始化模块3的输出端3c。

[0053] 进一步地，在具体实施时，如图3a所示，第一开关晶体管T1可以为P型晶体管，此时，当初始化控制信号Scan为低电平时第一开关晶体管T1处于导通状态，当初始化控制信号Scan为高电平时第一开关晶体管T1处于截止状态；或者，如图3b所示，第一开关晶体管T1也可以为N型晶体管，此时，当初始化控制信号Scan为高电平时第一开关晶体管T1处于导通状态，当初始化控制信号Scan为低电平时第一开关晶体管T1处于截止状态；在此不作限定。

[0054] 具体地，本发明实施例提供的上述像素电路，当第一开关晶体管在初始化控制信号的控制下处于导通状态时，初始化信号就通过导通的第一开关晶体管传输给驱动控制模块的第一输入端，从而实现对驱动控制模块的第一输入端进行初始化的功能。

[0055] 以上仅是举例说明像素电路中初始化模块的具体结构，在具体实施时，初始化模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0056] 较佳地，在本发明实施例提供的上述像素电路中，如图3a和图3b所示，补偿模块4具体可以包括：第二开关晶体管T2和第二驱动晶体管DT2；其中，

[0057] 第二开关晶体管T1，其栅极为补偿模块4的第一控制端4a，漏极为补偿模块的输入端4b，源极与第二驱动晶体管DT2的漏极相连；

[0058] 第二驱动晶体管DT2，其栅极为补偿模块4的第二控制端4c，源极为补偿模块的输出端4d；且第二驱动晶体管DT2的阈值电压Vth2为预设阈值电压。即第二驱动晶体管DT2的阈值电压Vth2等于第一驱动晶体管DT1的阈值电压Vth1。

[0059] 进一步地，在具体实施时，由于第一驱动晶体管DT1一般为P型晶体管，且第二驱动晶体管DT2的阈值电压Vth2与第一驱动晶体管DT1的阈值电压Vth1相等，即第二驱动晶体管DT2与第一驱动晶体管DT1的极性相同，因此第二驱动晶体管一般也为P型晶体管。

[0060] 较佳低，在具体实施时，为了使第二驱动晶体管DT2的阈值电压Vth2等于第一驱动晶体管DT1的阈值电压Vth1，第二驱动晶体管DT2的尺寸和形状均与第一驱动晶体管DT1的相同，且第二驱动晶体管DT2的位置接近第一驱动晶体管DT1的位置，这样通过减少工艺差异使第二驱动晶体管DT2的阈值电压Vth2等于第一驱动晶体管DT1的阈值电压Vth1。

[0061] 进一步地，在具体实施时，如图3a所示，第二开关晶体管T2可以为P型晶体管，此时，当补偿控制信号Charge为低电平时第二开关晶体管T2处于导通状态，当补偿控制信号Charge为高电平时第二开关晶体管T2处于截止状态；或者，如图3b所示，第二开关晶体管T2也可以为N型晶体管，此时，当补偿控制信号Charge为高电平时第二开关晶体管T2处于导通状态，当补偿控制信号Charge为低电平时第二开关晶体管T2处于截止状态；在此不作限定。

[0062] 具体地，本发明实施例提供的上述像素电路，当第二开关晶体管T2在补偿控制信号Charge的控制下处于导通状态，且第二驱动晶体管T2在数据信号Data的控制下处于导通状态时，驱动控制模块1开始放电，一直至第二驱动晶体管T2的源极电压为VData-Vth2(VData为数据信号的电压)时，第二驱动晶体管T2处于亚阈值状态，第二驱动晶体管T2的源极电压保持在VData-Vth2，从而实现将数据信号Data的电压VData和Vth2写入到驱动控制模块1的第二输入端1b的功能。

[0063] 以上仅是举例说明像素电路中补偿模块的具体结构，在具体实施时，补偿模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0064] 较佳地，在本发明实施例提供的上述像素电路中，如图3a和图3b所示，发光控制模块2具体可以包括：第三开关晶体管T3和第四开关晶体管T4；其中，

[0065] 第三开关晶体管T3，其栅极为发光控制模块2的控制端2b，源极为发光控制模块2的第一输入端2a，漏极为发光控制模块2的第一输出端2d；

[0066] 第四开关晶体管T4，其栅极为发光控制模块2的控制端2b，源极为发光控制模块2的第二输入端2c，漏极为发光控制模块的第二输出端2e。

[0067] 进一步地，在具体实施时，如图3a所示，第三开关晶体管T3和第四开关晶体管T4可以为P型晶体管，此时，当发光控制信号EM为低电平时第三开关晶体管T3和第四开关晶体管T4处于导通状态，当发光控制信号EM为高电平时第三开关晶体管T3和第四开关晶体管T4处于截止状态；或者，如图3b所示，第三开关晶体管T3和第四开关晶体管T4也可以为N型晶体管，此时，当发光控制信号EM为高电平时第三开关晶体管T3和第四开关晶体管T4处于导通状态，当发光控制信号EM为低电平时第三开关晶体管T3和第四开关晶体管T4处于截止状态；在此不作限定。

[0068] 具体地，本发明实施例提供的上述像素电路，当第三开关晶体管T3和第四开关晶体管T4在发光控制信号的控制下处于导通状态时，第一参考电压线VDD的电压通过导通的第三开关晶体管T3传输到驱动控制模块的第二输入端1b，驱动控制模块1将数据信号Data和预设阈值电压Vth2存储在第一输入端1a，导通的第四开关晶体管T4将驱动控制模块1输出的驱动电流输出给发光器件D1，从而驱动该发光器件D1发光。

[0069] 以上仅是举例说明像素电路中发光控制模块的具体结构，在具体实施时，发光控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0070] 需要说明的是本发明上述实施例中提到的驱动晶体管和开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不做限定。

[0071] 较佳地，为了简化制作工艺，在本发明实施例提供的上述像素电路中，所有的开关晶体管都为P型晶体管或都为N型晶体管，在此不作限定。

[0072] 最佳地，本发明实施例提供的上述像素电路中提到的驱动晶体管和开关晶体管可以全部采用P型晶体管设计，这样可以简化像素电路的制作工艺流程。

[0073] 下面分别以图3a和图3b所示的像素电路为例对本发明实施例提供的像素电路的工作过程作以描述。为了便于描述，规定驱动控制模块1的第一输入端1a为第一节点A，驱动控制模块1的第二输入端1b为第二节点B。且下述描述中以1表示高电平信号，0表示低电平信号。

[0074] 实例一：

[0075] 以图3a所示的像素电路的结构为例对其工作过程作以描述，其中在图3a所示的像素电路中，第一驱动晶体管DT1和第二驱动晶体管DT2为P型晶体管，所有开关晶体管均为P型晶体管，各P型晶体管在高电平作用下截止，在低电平作用下导通；对应的输入时序图如图4a所示。具体地，选取如图4a所示的输入时序图中的T1、T2和T3三个阶段。

[0076] 在T1阶段，Scan＝0，Charge＝1，EM＝1。第一开关晶体管T1处于导通状态，第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4处于截止状态。初始化信号Vint通过导通的第一开关晶体管T1提供给第一节点A，因此，此阶段，第一节点A的电压为Vint，第二节点B的电压随着第一节点A的电压的降低而降低。

[0077] 在T2阶段，Scan＝0，Charge＝0，EM＝1。第一开关晶体管T1和第二开关晶体管T2处于导通状态，第三开关晶体管T3和第四开关晶体管T4处于截止状态。初始化信号Vint通过导通的第一开关晶体管T1提供给第一节点A，由于第二开关晶体管T2的导通，电容C通过第二驱动晶体管DT2开始放电，一直至第二驱动晶体管DT2的源极电压为VData-Vth2(VData为数据信号的电压)时，即第二驱动晶体管DT2处于亚阈值状态时电容C停止放电，此阶段，第一节点A的电压仍为Vint，第二节点B的电压逐渐降低至VData-Vth2。

[0078] 在T3阶段，Scan＝1，Charge＝1，EM＝0。第一开关晶体管T1和第二开关晶体管T2处于截止状态，第三开关晶体管T3和第四开关晶体管T4处于导通状态。此阶段，由于第三开关晶体管T3的导通，因此第二节点B的电压由上一阶段的VData-Vth2变为第一参考电压线VDD的电压，根据电容电量守恒原理，第一节点A的电压由上一阶段的Vint变为Vint+VDD-(VData-Vth2)。因此，在此阶段中，第一驱动晶体管DT1的栅极的电压保持在Vint+VDD-(VData-Vth2)，第一驱动晶体管DT1的源极电压为VDD，第一驱动晶体管DT1工作处于饱和状态，根据饱和状态电流特性可知，流过第一驱动晶体管DT1且用于驱动OLED发光的工作电流IOLED满足公式：IOLED＝K(Vgs–Vth1)2＝K[Vint+VDD-(VData-Vth2)-VDD–Vth1]2＝K(Vint-VData+Vth2–Vth1)2，其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。由于第二驱动晶体管DT2的阈值电压Vth2等于第一驱动晶体管DT1的阈值电压Vth1，因此IOLED＝K(Vint-VData)2。从而可以看出有机发光二极管OLED的工作电流IOLED已经不受第一驱动晶体管DT1的阈值电压Vth1的影响,且和第一参考电压线VDD的电压无关，仅与数据信号Data的电压VData和初始化信号Vint有关，彻底解决了由于工艺制程以及长时间的操作造成的第一驱动晶体管DT1的阈值电压Vth1漂移以及压降(IR Drop)对发光器件D1的工作电流IOLED造成的影响，从而改善了面板显示的不均匀性。

[0079] 实例二：

[0080] 以图3b所示的像素电路的结构为例对其工作过程作以描述，其中在图3b所示的像素电路中，第一驱动晶体管DT1和第二驱动晶体管DT2为P型晶体管，所有开关晶体管均为N型晶体管，各N型晶体管在高电平作用下导通，在低电平作用下截止；对应的输入时序图如图4b所示。具体地，选取如图4b所示的输入时序图中的T1、T2和T3三个阶段。

[0081] 在T1阶段，Scan＝1，Charge＝0，EM＝0。第一开关晶体管T1处于导通状态，第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4处于截止状态。初始化信号Vint通过导通的第一开关晶体管T1提供给第一节点A，因此，此阶段，第一节点A的电压为Vint，第二节点B的电压随着第一节点A的电压的降低而降低。

[0082] 在T2阶段，Scan＝1，Charge＝1，EM＝0。第一开关晶体管T1和第二开关晶体管T2处于导通状态，第三开关晶体管T3和第四开关晶体管T4处于截止状态。初始化信号Vint通过导通的第一开关晶体管T1提供给第一节点A，由于第二开关晶体管T2的导通，电容C通过第二驱动晶体管DT2开始放电，一直至第二驱动晶体管DT2的源极电压为VData-Vth2(VData为数据信号的电压)时，即第二驱动晶体管DT2处于亚阈值状态时电容C停止放电，此阶段，第一节点A的电压仍为Vint，第二节点B的电压逐渐降低至VData-Vth2。

[0083] 在T3阶段，Scan＝0，Charge＝0，EM＝1。第一开关晶体管T1和第二开关晶体管T2处于截止状态，第三开关晶体管T3和第四开关晶体管T4处于导通状态。此阶段，由于第三开关晶体管T3的导通，因此第二节点B的电压由上一阶段的VData-Vth2变为第一参考电压线VDD的电压，根据电容电量守恒原理，第一节点A的电压由上一阶段的Vint变为Vint+VDD-(VData-Vth2)。因此，在此阶段中，第一驱动晶体管DT1的栅极的电压保持在Vint+VDD-(VData-Vth2)，第一驱动晶体管DT1的源极电压为VDD，第一驱动晶体管DT1工作处于饱和状态，根据饱和状态电流特性可知，流过第一驱动晶体管DT1且用于驱动OLED发光的工作电流IOLED满足公式：IOLED＝K(Vgs–Vth1)2＝K[Vint+VDD-(VData-Vth2)-VDD–Vth1]2＝K(Vint-VData+Vth2–Vth1)2，其中K为结构参数，相同结构中此数值相对稳定，可以算作常量。由于第二驱动晶体管DT2的阈值电压Vth2等于第一驱动晶体管DT1的阈值电压Vth1，因此IOLED＝K(Vint-VData)2。从而可以看出OLED的工作电流IOLED已经不受第一驱动晶体管DT1的阈值电压Vth1的影响,且和第一参考电压线VDD的电压无关，仅与数据信号Data的电压VData和初始化信号Vint有关，彻底解决了由于工艺制程以及长时间的操作造成的第一驱动晶体管DT1的阈值电压Vth1漂移以及压降(IR Drop)对发光器件D1的工作电流IOLED造成的影响，从而改善了面板显示的不均匀性。

[0084] 基于同一发明构思，本发明实施例还提供了一种上述任一种像素电路的驱动方法，如图5所示，包括：

[0085] S501、在初始化阶段，初始化模块在初始化控制信号的控制下，将初始化信号提供给驱动控制模块的第一输入端；

[0086] S502、在补偿阶段，初始化模块在初始化控制信号的控制下，将初始化信号提供给驱动控制模块的第一输入端；补偿模块在补偿控制信号和数据信号的控制下，将数据信号以及一预设阈值电压写入到驱动控制模块的第二输入端；其中，预设阈值电压与驱动控制模块的阈值电压相等；

[0087] S503、在发光阶段，发光控制模块在发光控制信号的控制下，将第一参考电压线的电压提供给驱动控制模块的第二输入端，并使数据信号和预设阈值电压存储在驱动控制模块的第一输入端，以及将驱动控制模块输出的驱动电流输出给发光器件以驱动发光器件发光。

[0088] 基于同一发明构思，本发明实施例还提供了一种OLED显示面板，包括本发明实施例提供的上述任一种像素电路。由于该OLED显示面板解决问题的原理与前述一种像素电路相似，因此该OLED显示面板中的像素电路的实施可以参见前述实例中像素电路的实施，重复之处不再赘述。

[0089] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述OLED显示面板。该显示装置可以是显示器、手机、电视、笔记本电脑、电子纸、数码相框、导航仪、一体机等，对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

[0090] 本发明实施例提供的一种像素电路、驱动方法及显示装置，像素电路中包括：驱动控制模块，发光器件、发光控制模块、初始化模块和补偿模块。通过上述各模块的配合工作该像素电路可以利用补偿模块写入的与驱动控制模块的阈值电压相等的预设阈值电压来补偿驱动控制模块的阈值电压的漂移，因此，在发光显示时，可以使驱动控制模块驱动发光器件发光的驱动电流仅与数据信号的电压和初始化信号的电压有关，与驱动控制模块中的阈值电压无关，能避免驱动控制模块的阈值电压对发光器件的影响，即在使用相同的数据信号加载到不同的像素单元时，能够得到亮度相同的图像，提高了显示装置显示区域图像亮度的均匀性。

[0091] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。