薄膜晶体管阵列的制备方法

摘要

本发明涉及一种薄膜晶体管阵列的制备方法，其包括以下步骤：提供一绝缘基板，在所述绝缘基板的表面设置一栅极；在所述栅极的表面设置一连续的绝缘层；在所述绝缘层的表面设置一碳纳米管层；对所述碳纳米管层进行图案化，以得到多个源极以及多个漏极；以及，提供一含有多个半导体膜碎片的悬浮液，将所述含有多个半导体膜碎片的悬浮液涂覆于所述绝缘层的表面形成包括多个半导体膜碎片的半导体层，相邻的源极和漏极之间存在至少一半导体膜碎片，该至少一半导体膜碎片覆盖部分的该相邻的源极和漏极。

权利要求

1.一种薄膜晶体管阵列的制备方法，其包括以下步骤：

提供一绝缘基板，在所述绝缘基板的表面设置一栅极；

在所述栅极的表面设置一连续的绝缘层；

在所述绝缘层的表面设置一碳纳米管层与所述栅极绝缘设置；

对所述碳纳米管层进行图案化，以得到多个源极以及多个漏极；以及提供一含有多个半导体膜碎片的悬浮液，所述悬浮液由半导体膜碎片和一极性溶剂组成，将所述含有多个半导体膜碎片的悬浮液涂覆于所述绝缘层的表面形成包括多个半导体膜碎片的半导体层，相邻的源极和漏极之间存在至少一半导体膜碎片，所述绝缘层位于所述源极与漏极之间的表面被所述多个半导体膜碎片覆盖的面积占所述绝缘层位于所述源极与漏极之间的表面的面积百分数的范围为2％～80％，该至少一半导体膜碎片覆盖至少部分的该相邻的源极和漏极。

2.如权利要求1所述的薄膜晶体管阵列的制备方法，其特征在于，位于相邻的源极与漏极之间的多个半导体膜碎片搭接形成一连续的沟道。

3.如权利要求1所述的薄膜晶体管阵列的制备方法，其特征在于，所述形成半导体层的方法具体包括以下步骤：提供一半导体材料，所述半导体材料为一层状结构；

将所述半导体材料与一极性溶剂混合并超声得到一含有多个半导体膜碎片的悬浮液，每个半导体膜碎片为一由多个半导体分子层组成的层状结构，其层数为1～20；以及旋涂该含有多个半导体膜碎片的悬浮液形成所述半导体层。

4.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，所述半导体材料为MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3中的至少一种。

5.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，所述极性溶剂为水，乙醇，N-甲基吡咯烷酮，丙酮，氯仿，或四氢呋喃。

6.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，所述半导体材料与所述极性溶剂的混合比例为1g/100mL～1g/10mL。

7.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，所述超声的功率为

300瓦～600瓦，所述超声的时间为5小时～24小时。

8.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，所述旋涂的速度为

800rpm～1500rpm，所述旋涂的时间为30秒～5分钟。

9.如权利要求3所述的薄膜晶体管阵列的制备方法，其特征在于，在所述旋涂含有多个半导体膜碎片的悬浮液之前，进一步对所述含有多个半导体膜碎片的悬浮液进行离心过滤。

10.如权利要求1所述的薄膜晶体管阵列的制备方法，其特征在于，所述碳纳米管层包括碳纳米管膜、或碳纳米管膜与碳纳米管线状结构的组合。

11.如权利要求1所述的薄膜晶体管阵列的制备方法，其特征在于，所述图案化碳纳米管层的方法为等离子刻蚀法、激光刻蚀法、或湿法刻蚀法。

12.如权利要求1所述的薄膜晶体管阵列的制备方法，其特征在于，进一步形成半导体层的步骤之前在所述绝缘层的表面设置多个行电极以及多个列电极，并分别与多个源极以及多个漏极电连接。

说明书

薄膜晶体管阵列的制备方法

技术领域

[0001] 本发明涉及一种薄膜晶体管阵列的制备方法。

背景技术

[0002] 薄膜晶体管（Thin Film Transistor，TFT）是现代微电子技术中的一种关键性电子元件，目前已经被广泛的应用于平板显示器等领域。薄膜晶体管主要包括栅极、绝缘层、半导体层、源极和漏极。其中，源极和漏极间隔设置并与半导体层电连接，栅极通过绝缘层与半导体层及源极和漏极间隔绝缘设置。所述半导体层位于所述源极和漏极之间的区域形成一沟道区域。薄膜晶体管中的栅极、源极、漏极均由导电材料构成，该导电材料一般为金属或合金。当在栅极上施加一电压时，与栅极通过绝缘层间隔设置的半导体层中的沟道区域会积累载流子，当载流子积累到一定程度，与半导体层电连接的源极漏极之间将导通，从而有电流从源极流向漏极。在实际应用中，对薄膜晶体管的要求是希望得到较大的开关电流比，即，具有较好的P型或N型单极性。

[0003] 现有技术中，半导体层中采用的过渡金属硫化物、过渡金属氧化物等半导体材料为具有数百层以上的层状结构。由于层数较多，厚度较大，难以形成连续的导电通路，因而该种半导体材料难以直接作为半导体层，需要进一步的剥层处理。现有采用机械直接剥离的方法，难以得到尺寸一致，厚度均匀的半导体薄片，因而妨碍了该过渡金属硫化物及过渡金属氧化物在大面积的薄膜晶体管等电子器件的应用。

发明内容

[0004] 有鉴于此，确有必要提供一种形成大面积的薄膜晶体管阵列的方法。

[0005] 一种薄膜晶体管阵列的制备方法，其包括以下步骤：提供一绝缘基板，在所述绝缘基板的表面设置一栅极；在所述栅极的表面设置一连续的绝缘层；在所述绝缘层的表面设置一碳纳米管层；对所述碳纳米管层进行图案化，以得到多个源极以及多个漏极；以及，提供一含有多个半导体膜碎片的悬浮液，将所述含有多个半导体膜碎片的悬浮液涂覆于所述绝缘层的表面形成包括多个半导体膜碎片的半导体层，相邻的源极和漏极之间存在至少一半导体膜碎片，该至少一半导体膜碎片覆盖部分的该相邻的源极和漏极。

[0006] 本发明提供的薄膜晶体管阵列的制备方法具有以下优点：首先，采用分子层层数较少的半导体膜碎片，可直接形成由多个半导体膜碎片搭接成的半导体层，该半导体层均匀性较好，因而可规模化应用；其次，由于采用一碳纳米管层直接铺设于绝缘层，然后经过图案化形成多个源极以及多个漏极，该方法简单易行，利于工业化。

附图说明

[0007] 图1是本发明第一实施例提供的薄膜晶体管的剖视图。

[0008] 图2是图1所述薄膜晶体管的俯视图。

[0009] 图3是所述半导体膜碎片的透射电镜照片。

[0010] 图4是本发明碳纳米管膜的扫描电镜照片。

[0011] 图5是本发明多层交叉设置的碳纳米管膜的扫描电镜照片。

[0012] 图6是本发明非扭转的碳纳米管线的扫描电镜照片。

[0013] 图7是本发明扭转的碳纳米管线的扫描电镜照片。

[0014] 图8是本发明第二实施例提供的薄膜晶体管阵列的俯视图。

[0015] 图9是图8的薄膜晶体管单元的沿A-A’的剖视图。

[0016] 图10是本发明第二实施例提供的薄膜晶体管阵列的制备方法流程图。

[0017] 主要元件符号说明

[0018]薄膜晶体管 10
半导体层 101
源极 102
漏极 103
绝缘层 104
栅极 105
沟道 106
绝缘基板 110
行电极 1020
列电极 1030
绝缘体 107
电极引线 108
薄膜晶体管阵列 200
薄膜晶体管单元 20

[0019] 如下具体实施例将结合上述附图进一步说明本发明。

具体实施方式

[0020] 以下将结合附图详细说明本发明实施例的薄膜晶体管、薄膜晶体管阵列及其制备方法。

[0021] 请参阅图1，为本发明第一实施例提供的薄膜晶体管10，该薄膜晶体管10为底栅型，其包括一半导体层101、一源极102、一漏极103、一绝缘层104、及一栅极105。所述半导体层101、源极102、漏极103设置于所述绝缘层104一表面。所述漏极103与源极102间隔设置且与所述半导体层101电连接。所述栅极105通过所述绝缘层104与所述半导体层101、所述源极102及漏极103间隔且绝缘设置。所述薄膜晶体管10可形成于一绝缘基板110表面。

[0022] 所述栅极105设置于所述绝缘基板110表面。所述绝缘层104设置于所述栅极105远离绝缘基板110的表面。所述源极102及漏极103设置于所述绝缘层104远离所述栅极105的表面，并通过所述绝缘层104与所述栅极105绝缘设置。所述半导体层101设置于所述绝缘层104的表面，并部分覆盖所述源极102及漏极103。所述半导体层101位于所述源极102和漏极
103之间的区域形成一沟道106。

[0023] 请参阅图2及图3，所述半导体层101包括多个半导体膜碎片1010，该多个半导体膜碎片1010搭接而形成所述沟道106。所述搭接是指一个半导体膜碎片a与相邻的至少一个半导体膜碎片b有部分重合并相互接触，该半导体膜碎片b与相邻的另一个半导体膜碎片c部分重合且相接触，从而形成一连续的导电通路。可以理解，所述半导体层101可存在多个半导体膜碎片1010部分重叠且连续而形成多个导电通路，而实现所述源极102与所述漏极103之间出现载流子的流动。处于所述源极102与漏极103之间的半导体层101即为所述沟道106。

[0024] 所述多个半导体膜碎片1010相互重叠的面积不限，只要相邻的至少两个半导体膜碎片1010相互接触并电连接即可。如图2所示，所述多个半导体膜碎片1010相互重叠且连续可形成多个曲线形或直线的导电通路。所述多个半导体膜碎片1010可成不规则的交叠，即，可以相邻的两个半导体膜碎片1010交叠，也可相邻的多个半导体膜碎片1010交叠，从而连续成导电通路。所述多个半导体膜碎片1010可覆盖所述绝缘层104的部分表面，而在所述绝缘层104的被覆盖的表面形成多个导电通路。定义所述绝缘层104位于所述源极102与漏极103之间的表面被所述多个半导体膜碎片1010覆盖的面积为A，所述绝缘层104位于所述源极102与漏极103之间的表面的面积为B，覆盖的面积百分数f为A与B的比值，即，f=A/B。所述覆盖的面积百分数f的范围为2% 80%，优选的，10% 80%。由于所述绝缘层104位于所述源极~ ~
102与漏极103之间的表面部分被所述半导体膜碎片1010覆盖，因而所述薄膜晶体管10的透光性较好，并且可降低半导体膜碎片1010的用量，减少成本。可以理解，所述多个半导体膜碎片1010也可完全覆盖所述绝缘层104位于所述源极102与漏极103之间的部分。

[0025] 所述半导体层101中多个半导体膜碎片1010的材料相同。所述半导体膜碎片1010的材料可为过渡金属硫化物、过渡金属氧化物、非金属氮化物等，例如：MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3等。所述半导体膜碎片1010的形状不限，可为类三角形、类四边形、类多边形、或不规则形状。所述半导体膜碎片1010为一厚度较小而面积较大的薄膜结构。所述半导体膜碎片1010的面积为2平方微米 5平方微米，优选为，3平方微米 4~ ~平方微米。所述半导体膜碎片1010的厚度为2纳米 20纳米，优选为，2纳米 10纳米。所述半~ ~
导体膜碎片1010为从具有数百层分子层的层状的半导体材料剥离得到的片状结构，其面积与厚度的比值较大而呈一薄片状。优选的，所述半导体膜碎片1010的面积与厚度的比值的范围为3×105纳米 4×105纳米。具体的，所述半导体膜碎片1010为一具有较少数层半导体~
分子层的层状结构。所述半导体分子层是指一个半导体分子的单层结构，其厚度为一个分子的厚度。所述半导体膜碎片半导体分子层的层数为1 100，优选的，1 20。由于所述半导体~ ~
膜碎片1010的半导体分子层层数较少，因而当所述薄膜晶体管10在工作时，所述半导体膜碎片1010容易被所述栅极105有效的调制，从而具有良好的灵敏度。

[0026] 由于所述半导体膜碎片1010的厚度为纳米级，因而当所述半导体膜碎片1010部分覆盖所述绝缘层104位于所述源极102与漏极103之间的表面时，从宏观上看，所述半导体层101仍为一较均匀平整的层状结构。

[0027] 定义由所述源极102至所述漏极103的方向为一第一方向X，在所述半导体层101的平面内垂直于所述第一方向X的方向为一第二方向Y。当所述多个半导体膜碎片1010规则的沿所述第一方向X整齐排列时，定义所述半导体膜碎片1010在所述第一方向的尺寸为l，所述沟道106在第一方向X的长度为d，则所需要的半导体膜碎片1010的数目大于l/d，从而所需的半导体膜碎片1010的数量可控且较少。当所述沟道106的长度d小于2微米时，仅需要单个所述半导体膜碎片1010设置于所述源极102及漏极103之间即可实现形成导电通路。此时，可容易实现大面积的制备包括多个小尺寸的所述薄膜晶体管10的电子器件。

[0028] 所述大多数的半导体膜碎片1010平行于所述半导体层101的表面。所述半导体层101中靠近所述源极102以及漏极103的半导体膜碎片1010分别与所述源极102以及漏极103相接触，以实现在源极102以及漏极103之间形成导电通路。

[0029] 所述半导体膜碎片的材料可根据所述要求得到的薄膜晶体管10的类型为P型晶体管或N型晶体管而进行选择。比如，当所述半导体膜碎片的材料为MoS2等N型半导体材料时，所述薄膜晶体管10的类型为N型晶体管；当所述半导体膜碎片的材料为WS2等P型半导体材料时，所述薄膜晶体管10的类型为P型晶体管。

[0030] 本实施例中，所述半导体层101由多个半导体膜碎片1010组成，所述半导体膜碎片1010的材料为MoS2，所述半导体膜碎片1010的形状为类四边形，所述半导体膜碎片1010的面积为4平方微米左右，所述半导体膜碎片1010半导体分子层的层数约为十层，所述半导体膜碎片1010的厚度为7纳米左右。

[0031] 所述沟道106在第一方向X以及第二方向Y的长度不限，可根据具体需要设置。本实施例中，所述沟道106在第一方向X的长度为10微米 100微米，在第二方向Y的长度为50微米~200微米。
~

[0032] 所述源极102以及漏极103为一碳纳米管层，所述碳纳米管层由多个碳纳米管组成。所述多个碳纳米管的延伸方向平行于碳纳米管层的表面。所述碳纳米管层中的碳纳米管通过范德华力相互连接，相互接触形成一自支撑结构。所述自支撑为碳纳米管层不需要大面积的载体支撑，而只要相对两边提供支撑力即能整体上悬空而保持自身层状状态。所述碳纳米管层中多个碳纳米管相互连接形成一网络结构。

[0033] 所述碳纳米管层中的多个碳纳米管的排列方向（轴向延伸方向）可以是无序、无规则，比如过滤形成的碳纳米管过滤膜，或者碳纳米管之间相互缠绕形成的碳纳米管絮状膜等。所述碳纳米管层中多个碳纳米管的排列方式也可以是有序的、有规则的。

[0034] 所述碳纳米管层可以是由多个碳纳米管组成的纯碳纳米管结构。所述碳纳米管层可以包括碳纳米管膜或碳纳米管线状结构与碳纳米管膜的组合。具体地，所述碳纳米管膜可以为一单层碳纳米管膜或多个层叠设置的碳纳米管膜。所述碳纳米管线状结构可包括多个平行设置的碳纳米管线、多个交叉设置的碳纳米管线或多个碳纳米管线任意排列组成的网状结构。所述碳纳米管层可以为至少一层碳纳米管膜和设置在该碳纳米管膜表面的碳纳米管线的组合结构。

[0035] 请参阅图4，当所述碳纳米管层为一单层碳纳米管膜时，所述碳纳米管膜中相邻的碳纳米管之间存在微孔或间隙从而构成空隙。请参阅图5，当所述碳纳米管层包括层叠设置的多层碳纳米管膜时，相邻两层碳纳米管膜中的碳纳米管的延伸方向形成一交叉角度α，且α大于0度小于等于90度（0°<α≤90°）。每一层碳纳米管膜中多个相邻的碳纳米管围成微孔。相邻两层碳纳米管膜中的所述微孔可以重叠或不重叠从而构成空隙。

[0036] 当碳纳米管层为至少一层碳纳米管膜和设置在该碳纳米管膜表面的碳纳米管线的组合结构时，碳纳米管线和碳纳米管膜以任意角度交叉设置。

[0037] 所述碳纳米管膜包括多个连续且定向延伸的碳纳米管片段。该多个碳纳米管片段通过范德华力首尾相连。每一碳纳米管片段包括多个相互平行的碳纳米管，该多个相互平行的碳纳米管通过范德华力紧密结合。所述碳纳米管膜可通过从一碳纳米管阵列中选定部分碳纳米管后直接拉取获得。该碳纳米管膜中的碳纳米管沿同一方向择优取向延伸。所述碳纳米管膜及其制备方法具体请参见申请人于2007年2月9日申请的，于2010年5月26日公告的第CN101239712B号中国公开专利“碳纳米管膜结构及其制备方法”。为节省篇幅，仅引用于此，但上述申请所有技术揭露也应视为本发明申请技术揭露的一部分。

[0038] 所述碳纳米管线可以为非扭转的碳纳米管线或扭转的碳纳米管线。所述非扭转的碳纳米管线与扭转的碳纳米管线均为自支撑结构。具体地，请参阅图6，该非扭转的碳纳米管线包括多个沿平行于该非扭转的碳纳米管线长度方向延伸的碳纳米管。所述扭转的碳纳米管线为采用一机械力将所述碳纳米管膜两端沿相反方向扭转获得。请参阅图7，该扭转的碳纳米管线包括多个绕该扭转的碳纳米管线轴向螺旋延伸的碳纳米管。

[0039] 所述碳纳米管线及其制备方法请参见申请人于2002年9月16日申请的，于2008年8月20日公告的第CN100411979C号中国公告专利“一种碳纳米管绳及其制造方法”，申请人：清华大学，鸿富锦精密工业（深圳）有限公司，以及于2005年12月16日申请的，于2009年6月
17日公告的第CN100500556C号中国公告专利“碳纳米管丝及其制作方法”，申请人：清华大学，鸿富锦精密工业（深圳）有限公司。

[0040] 本实施例中，所述源极102及漏极103为一碳纳米管拉膜，该碳纳米管拉膜包括多个碳纳米管沿同一方向排列，所述碳纳米管拉膜的厚度为5纳米 50纳米。~

[0041] 所述绝缘层104的材料为氧化铝、氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。该绝缘层104的厚度为10纳米 100微米。本实施例中，所述~绝缘层104的材料为氧化铝，所述绝缘层104的厚度为40纳米。

[0042] 所述栅极105由导电材料组成。优选地，所述栅极105为一层导电薄膜。该导电薄膜的厚度为0.5纳米 100微米。该导电薄膜的材料为金属，如铝、铜、钨、钼、金、钛、钕、钯、铯~等。可以理解，所述栅极105的材料也可为碳纳米管层。本实施例中，所述栅极105的材料为金属钼，厚度为40纳米。

[0043] 所述绝缘基板110起支撑作用，其材料可选择为玻璃、石英、陶瓷、金刚石、硅片等硬性材料或塑料、树脂等柔性材料。本实施例中，所述绝缘基板110的材料为二氧化硅。所述绝缘基板110用于对薄膜晶体管10提供支撑。所述绝缘基板110也可选用大规模集成电路中的基板，且多个薄膜晶体管10可按照预定规律或图形集成于同一绝缘基板110上，形成薄膜晶体管面板或其它薄膜晶体管半导体器件。

[0044] 使用时，所述源极102接地，在所述漏极103上施加一电压Vds，在所述栅极105上施一电压Vg。当栅极105施加一定的正电压或负电压，在沟道106对应于所述栅极105的部分产生电场，并在沟道106靠近栅极105的表面处产生感应载流子。由于所述半导体膜碎片部分重叠且连续形成沟道，当载流子积累到一定程度时，在源极102和漏极103之间会产生电流。并且所述半导体膜碎片的层数较少，容易被栅极调制，使获得的薄膜晶体管10具有较好的开关电流比。

[0045] 请一并参阅图8及图9，本发明第二实施例还提供一种薄膜晶体管阵列200，其包括多个薄膜晶体管单元20。所述薄膜晶体管单元20包括一半导体层101、一源极102、一漏极103、一绝缘层104、及一栅极105。所述漏极103与源极102间隔设置。所述半导体层101与所述源极102及漏极103接触设置。所述栅极105通过所述绝缘层104与所述半导体层101、所述源极102及漏极103绝缘设置。所述薄膜晶体管阵列200设置于一绝缘基板110的表面。

[0046] 所述薄膜晶体管阵列200的结构与上述第一实施例提供的薄膜晶体管10基本一致，不同之处在于，多个薄膜晶体管单元20成多行多列排列。进一步，所述薄膜晶体管阵列200还包括多个行电极1020以及多个列电极1030。所述多个行电极1020相互间隔，所述多个列电极1030相互间隔。所述多个行电极1020与多个列电极1030相互交叉设置，并通过一绝缘体107相互绝缘。具体的，所述多个行电极1020以及多个列电极1030分别通过一电极引线
108与所述源极102及漏极103电连接。每相邻两个行电极1020与每相邻两个列电极1030形成一网格。该网格用于容置所述薄膜晶体管单元20，且每一网格对应设置有一个薄膜晶体管单元20。每个网格中，薄膜晶体管单元20分别与行电极1020及列电极1030电连接，以提供工作所需的电压。具体地，所述多个行电极1020以及多个列电极1030通过一电极引线108分别与所述源极102及漏极103电连接。所述行电极1020、列电极1030均与所述电极引线108形成良好的电接触。所述多个薄膜晶体管单元20呈点阵式排列成多行和多列。设置在同一行的多个薄膜晶体管单元20中每个薄膜晶体管单元20的源极102均与同一个行电极1020电连接；设置在同一列的多个薄膜晶体管单元20中每个薄膜晶体管单元20的漏极103均与同一个列电极1030电连接。

[0047] 本实施例中，每个网格均设置有一个薄膜晶体管单元20。所述多个行电极1020相互平行且相邻两个行电极1020之间间距相等，所述多个列电极1030相互平行且相邻两个列电极1030之间间距相等，且所述多个行电极1020与多个列电极1030垂直设置。

[0048] 请参阅图10，本发明第二实施例还提供一种薄膜晶体管阵列200的制备方法，其具体包括以下步骤：

[0049] S10，提供一绝缘基板110，在所述绝缘基板110的表面设置一栅极105；

[0050] S20，在所述栅极105的表面设置一连续的绝缘层104；

[0051] S30，在所述绝缘层104的表面设置一碳纳米管层与所述栅极105绝缘设置；

[0052] S40，对所述碳纳米管层进行图案化，以得到多个源极102以及多个漏极103；以及[0053] S50，提供一含有多个半导体膜碎片的悬浮液，将所述含有多个半导体膜碎片的悬浮液涂覆于所述绝缘层104的表面形成包括多个半导体膜碎片的半导体层101，相邻的源极102和漏极103之间存在至少一半导体膜碎片，该至少一半导体膜碎片覆盖至少部分的该相邻的源极102和漏极103。

[0054] 在步骤S10中，形成所述栅极105的方法可为丝网印刷法、磁控溅射法、气相沉积法、原子层沉积法等。所述栅极105可为一连续的层状结构。可以理解，也可在所述绝缘基板110的表面形成多个相互间隔的栅极105。即，也通过具有多个开孔的掩模形成多个相互间隔的栅极105，也可先形成一连续的导电薄膜，然后通过等离子刻蚀法、激光刻蚀法、湿法刻蚀等手段进行图案化，得到多个相互间隔的栅极105。本实施例中，通过气相沉积法形成多个相互间隔的栅极105。

[0055] 在步骤S20中，所述绝缘层104的制备方法可为磁控溅射法、气相沉积法、或原子层沉积法等方法。本实施例中，采用原子层沉积法形成氧化铝作为绝缘层104，所述绝缘层104的厚度为100纳米。

[0056] 在步骤S30中，所述碳纳米管层包括多个碳纳米管，该多个碳纳米管相互连接形成一导电网络。所述碳纳米管层可为碳纳米管絮化膜、碳纳米管碾压膜、碳纳米管拉膜、或者其与碳纳米管线状结构的组合。由于所述碳纳米管层中的碳纳米管具有较大的比表面积，因而可将所述碳纳米管层直接铺设于所述绝缘层104的表面。可以理解，也可进行一溶剂处理的过程，使碳纳米管层紧紧粘附于所述绝缘层104的表面。所述溶剂处理是指通过滴加溶剂如乙醇或水等，蒸发该溶剂后即可使所述碳纳米管层紧密结合于所述绝缘层104的表面。本实施例中，将从一碳纳米管阵列拉取得到的碳纳米管拉膜作为所述碳纳米管层。

[0057] 在步骤S40中，所述图案化碳纳米管层的方法可为等离子刻蚀法，激光刻蚀法，或湿法刻蚀等方法。所述形成的源极102以及漏极103的位置以及相互间隔的距离不限，只要相邻的两个源极102相互间隔，相邻的两个漏极103相互间隔即可。本实施例中，所述形成的源极102与漏极103相对且间隔设置。

[0058] 在步骤S50中，所述形成半导体层101的方法具体包括以下步骤：

[0059] S51，提供一半导体材料，所述半导体材料为一层状结构；

[0060] S52，将所述半导体材料与一极性溶剂混合并超声得到一含有多个半导体膜碎片的悬浮液，每个半导体膜碎片为一由多个半导体分子层组成的层状结构，其层数为1 20；以~及

[0061] S53，旋涂该含有多个半导体膜碎片的悬浮液形成多个半导体层101。

[0062] 在步骤S51中，所述半导体材料为包括数百层以上的半导体分子层的层状结构。所述半导体材料可为过渡金属化合物或其组合，如MoS2、WS2、BN、MnO2、ZnO、MoSe2、MoTe2、TaSe2、NiTe2、Bi2Te3等。本实施例中，所述半导体材料为MoS2。

[0063] 在步骤S52中，通过在极性溶剂中超声所述半导体材料而得到层数较少的半导体膜碎片。具体的原理如下：在超声波的作用下有机溶剂中的微气泡保持振动，当声强到达一定的程度时，气泡会迅速膨胀，然后迅速闭合；在这个过程中，气泡闭合的瞬间产生冲击波，使气泡周围产生较大的压力，在冲击波的反复作用下所述半导体材料中相邻的分子层被分离开来，而得到分子层层数较少的半导体膜碎片。

[0064] 所述极性溶剂是指含有羟基或羰基等极性基团的溶剂，其极性强，介电常数较大，比如，水，乙醇，N-甲基吡咯烷酮(NMP)，丙酮，氯仿，四氢呋喃等。优选的，采用低沸点的极性溶剂。由于采用所述极性溶剂，该极性溶剂包含极性基团，因而在极性基团的作用下所述半导体材料中分子层与分子层之间的作用力会减弱而较容易的被分离开来。所述半导体材料与所述极性溶剂的混合比例不限，可根据具体需要设置，比如：1g/100mL、1g/50mL、1g/30mL、1g/20mL、1g/10mL。

[0065] 所述超声的功率为300瓦～600瓦。所述超声的时间为5小时 24小时。本实施例中，~所述半导体材料与所述极性溶剂的混合比例为1g/30mL，所述极性溶剂为NMP，所述超声的功率为300瓦，所述超声的时间为8小时。

[0066] 进一步的，对所述含有多个半导体膜碎片的悬浮液进行离心过滤，以去除分子层层数较多的半导体材料，而分子层层数较少的半导体膜碎片由于层数少，质量较小，而处于悬浮液的中上层。

[0067] 在步骤S53中，通过一旋涂机旋涂所述悬浮液而得到均匀的半导体层。具体的，可通过一具有多个开孔的掩模进行旋涂，以在所述多个源极102与多个漏极103之间形成多个半导体层101。每一源极102与每一漏极103之间存在一个半导体层101，且所述半导体层101覆盖部分的源极102及漏极103以实现良好的电接触。所述半导体层101包括至少一半导体膜碎片。当所述半导体层101包括多个半导体膜碎片时，该多个半导体膜碎片搭接形成一连续的沟道。可以理解，也可不采用掩模而直接旋涂，只要保证位于相邻的源极102和漏极103之间的多个半导体膜碎片搭接形成连续的通道即可。所述旋涂的速度为800 rpm (round per minute) 1500 rpm。所述旋涂的时间为30秒 10分钟。本实施例中，所述旋涂的速度为~ ~800 rpm，时间为30秒。由于采用旋涂的方法，可一次方便的形成多个半导体层101，有利于规模化应用。可以理解，当采用低沸点的溶剂时，该旋涂液中的溶剂可容易的挥发，使得所述半导体膜碎片在旋涂的过程中结合的更紧密，而形成均匀的半导体层101。

[0068] 进一步，在步骤S40之后步骤S50之前，可在所述绝缘层104的表面设置多个行电极1020以及多个列电极1030，并分别与多个源极102以及多个漏极103电连接。所述形成多个行电极1020以及多个列电极1030的方法与步骤S10中的形成栅极105的方法相同，在此不再赘述。可以理解，所述行电极1020与多个列电极1030通过一绝缘体107相互绝缘设置。可以先形成多个行电极1020之后，在对应的位置设置所述多个绝缘体107。本实施例中，通过化学气相沉积法形成多个相互间隔的行电极1020以及多个相互间隔的列电极1030。

[0069] 可以理解，所述薄膜晶体管阵列200的制备方法可不包括设置多个行电极1020以及多个列电极1030的步骤，即，通过外接电路（图未示）直接与所述多个源极102以及多个漏极103分别电连接，以施加电压。

[0070] 所述薄膜晶体管阵列200的制备方法具有以下优点：首先，采用超声剥离的方法可得到分子层层数较少的半导体膜碎片，经过旋涂后可直接形成由多个半导体膜碎片搭接成的半导体层101，因而可规模化应用；其次，由于采用一碳纳米管层直接铺设于绝缘层104，然后经过图案化形成多个源极102以及多个漏极103，该方法简单易行，利于工业化。

[0071] 另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。