用于增强互连的抗断裂性的技术

摘要

公开了用于通过增加过孔密度来增强后端互连以及其它这种互连结构的抗断裂性的技术和结构。可以例如在管芯内的相邻电路层的填充物/虚设部分内提供增加的过孔密度。在一些情况下，上部电路层的电隔离的(浮置)填充物线可包括过孔，所述过孔着陆到在与所述填充物线跨越/交叉的位置处相对应的区域中的下部电路层的浮置填充物线上。在一些这种情况下，所述上部电路层的所述浮置填充物线可形成为包括该过孔的双镶嵌结构。在一些实施例中，过孔类似地可提供在所述上部电路层的浮置填充物线与所述下部电路层的充分电隔离的互连线之间。所述技术/结构可用于为所述管芯提供机械完整性。

权利要求

1.一种集成电路，包括：

第一电路层，所述第一电路层包括第一填充物线；以及

第二电路层，所述第二电路层相邻于所述第一电路层，所述第二电路层包括第二填充物线，其中，所述第二填充物线包括将所述第二填充物线锚定到所述第一填充物线的第一锚定结构；其中，所述第一填充物线和所述第二填充物线中的至少一个是电浮置的。

2.根据权利要求1所述的集成电路，其中，所述第一填充物线和所述第二填充物线都是电浮置的，以使得它们与所述第一电路层和所述第二电路层的任何互连电隔离。

3.根据权利要求1所述的集成电路，其中，所述第一锚定结构包括过孔，所述过孔从所述第二填充物线延伸并且在所述第二填充物线与所述第一填充物线相交叉的位置处着陆到所述第一填充物线上。

4.根据权利要求1所述的集成电路，其中，所述第一锚定结构用于：物理锚定所述第一电路层和所述第二电路层和提高所述集成电路的抗断裂性中的至少一个。

5.根据权利要求1所述的集成电路，还包括位于所述第一锚定结构与所述第一填充物线之间的阻挡层。

6.根据权利要求1所述的集成电路，其中，所述第一电路层还包括第一互连线，所述第一互连线与所述第一填充物线电隔离。

7.根据权利要求1所述的集成电路，其中，所述第二填充物线还包括第二锚定结构，所述第二锚定结构将所述第二填充物线锚定到所述第一电路层的第一互连线。

8.根据权利要求7所述的集成电路，其中，所述第二锚定结构包括过孔，所述过孔从所述第二填充物线延伸并且在所述第二填充物线与所述第一互连线相交叉的位置处着陆到所述第一互连线上。

9.根据权利要求1所述的集成电路，还包括未着陆过孔和悬置过孔中的至少一个。

10.根据权利要求1所述的集成电路，其中，所述第一电路层和所述第二电路层中的每一个还包括其中形成了所述第一填充物线和所述第二填充物线的电介质材料。

11.根据权利要求10所述的集成电路，其中，所述电介质材料包括低κ电介质材料，所述低κ电介质材料具有小于二氧化硅的介电常数的介电常数。

12.根据权利要求1所述的集成电路，还包括穿硅过孔。

13.根据权利要求1所述的集成电路，还包括两个或更多个管芯键合在一起的三维配置。

14.根据权利要求1-13中的任一项所述的集成电路，还包括在公共封装内的两个或更多个管芯的多芯片配置。

15.一种引线键合封装，包括根据权利要求1-13中的任一项所述的集成电路。

16.一种倒装芯片封装，包括根据权利要求1-13中的任一项所述的集成电路。

17.一种移动计算设备，包括根据权利要求1-13中的任一项所述的集成电路。

18.一种集成电路，包括：

电介质层；

第一电路层，所述第一电路层形成在所述电介质层内，所述第一电路层包括多个第一填充物线，所述多个第一填充物线包括第一填充物线；以及第二电路层，所述第二电路层形成在所述电介质层内并且相邻于所述第一电路层，所述第二电路层包括多个第二填充物线，所述多个第二填充物线包括第二填充物线；

其中，所述第二填充物线包括过孔，所述过孔从其延伸并且在所述第二填充物线与所述第一填充物线相交叉的位置处着陆到所述第一填充物线上；并且所述第一填充物线和所述第二填充物线中的至少一个是电浮置的。

19.根据权利要求18所述的集成电路，还包括多个额外电介质层，每一个额外电介质层中具有第一电路层和第二电路层。

20.根据权利要求18所述的集成电路，其中，所述集成电路包括在硅管芯中，并且其中，所述电介质层包括低κ电介质材料，所述低κ电介质材料具有小于二氧化硅的介电常数的介电常数。

21.根据权利要求18所述的集成电路，其中，所述电介质层包括氧化物、氮化物、聚合物、磷硅玻璃、有机硅玻璃、和上述各项中的任何项的组合中的至少一个。

22.根据权利要求18所述的集成电路，还包括设置在所述过孔与所述第一填充物线之间的阻挡层。

23.根据权利要求22所述的集成电路，其中，所述阻挡层包括导电材料。

24.一种集成电路，包括：

第一电路层，所述第一电路层包括形成在低κ电介质材料中的多个电隔离的第一填充物线，所述低κ电介质材料具有小于二氧化硅的介电常数的介电常数；以及第二电路层，所述第二电路层形成在所述第一电路层上，所述第二电路层包括多个电隔离的第二填充物线，所述多个电隔离的第二填充物线形成在具有小于二氧化硅的介电常数的介电常数的低κ电介质材料中；

其中，多个所述第二填充物线中的至少一个填充物线被配置为双镶嵌结构，所述双镶嵌结构包括从其延伸并且着陆到多个所述第一填充物线的填充物线上的过孔；并且其中，所述第一电路层还包括第一互连线，并且其中，多个所述第二填充物线中的至少一个填充物线包括从其延伸并且着陆到所述第一互连线上的过孔，并且其中，着陆到所述第一填充物线上的所述过孔和着陆到所述第一互连线上的所述过孔从多个所述第二填充物线的同一填充物线延伸。

说明书

用于增强互连的抗断裂性的技术

背景技术

[0001] 深亚微米工艺节点(例如，32nm及以后)中的集成电路(IC)设计涉及若干非平凡挑战，并且IC封装已面临特定复杂化，诸如关于倒装芯片封装的复杂状态。持续封装按比例缩放将往往加剧这种问题。

附图说明

[0002] 图1A-1D根据本发明的实施例展示了示例性集成电路(IC)的示例性工艺流程和自顶向下视图。

[0003] 图2是图1D中的所得到的IC沿其中虚线X-X获取的侧部横截面视图。

[0004] 图2’是根据本发明的另一个实施例配置的IC的侧部横截面视图。

[0005] 图2”是根据本发明的另一个实施例配置的IC的侧部横截面视图。

[0006] 图3是根据本发明的实施例配置的IC的侧部透视图。

[0007] 图4根据本发明的示例性实施例示出了借助使用所公开技术形成的IC结构或设置实施的计算系统。

[0008] 结合本文中所述的图，通过阅读以下具体实施方式将更好地理解当前实施例的这些和其它特征。在图中，可用相似编号表示在各种图中示出的每一个相同或几乎相同的部件。为清楚起见，并非每一个部件都可标记在每一个图式中。此外，如将意识到的是，图未必按比例绘制或旨在将所要求保护的发明限于所示的具体配置。例如，虽然一些图通常指示直线、直角和光滑表面，但考虑到IC制作/处理的现实世界限制，所公开技术/结构的实际实施方案可具有不够完美的直线、直角等，并且一些特征可具有表面拓扑结构或以其它方式不光滑。简而言之，仅提供图以示出示例性结构。

具体实施方式

[0009] 公开了用于通过增加过孔密度来增强后端互连以及其它这种互连结构的抗断裂性的技术和结构。可例如在管芯(例如，芯片、微处理器等)内的相邻电路层的填充物/虚设部分内提供增加的过孔密度。在一些情况下，上部电路层的电隔离的(浮置)填充物线可包括在与填充物线跨越/交叉的地方相对应的区域中着陆到下部电路层的浮置填充物线上的过孔。在一些这种情况下，上部电路层的浮置填充物线可形成为包括该过孔的双镶嵌结构。在一些实施例中，过孔类似地可提供在上部电路层的浮置填充物线与下部电路层的充分电隔离的互连线之间。。在一些情况下，所公开技术/结构可用于物理锚定/耦合相邻的电路层，并且在一些这种情况下，为该互连提供了提高的抗断裂性和机械完整性。该技术例如在低κ互连结构中可特别有用，其通常可处理比用具有较高介电常数的电介质材料制造的互连结构更弱的机械性质。鉴于此公开内容，许多配置和变化将是显而易见的。

[0010] 总体概述

[0011] 如先前所指示，存在使集成电路(IC)封装复杂化的许多非平凡问题。例如，一个非平凡问题是关于如下事实：在装配到塑料倒装芯片封装中期间，例如针对铜(CU)/低κ芯片，给定芯片与其封装之间的相互作用是显著的可靠性问题。借助将低κ电介质材料用于层间电介质(ILD)，这种低κ互连中的封装引入的界面分层变得更普遍，引发针对芯片的可靠性考虑。在倒装芯片封装中，例如，管芯与衬底之间的热失配可在CU/低κ互连结构中导致大应力，可能导致界面破裂。

[0012] 因此，例如，针对由于由硅(Si)管芯与衬底之间的热失配产生的大形变和应力引起的高密度倒装芯片封装，结构完整性可能是显著的可靠性考虑。在一些情况下，可利用底部填充(underfill)来试图减小焊料凸块处的热应力并且提高封装可靠性。然而，在大多数封装工艺流程中，在应用底部填充之前的封装工艺期间，IC管芯可能经历显著的应力。此外，甚至在应用底部填充之后，应力可足够高以导致IC的故障。

[0013] 同样，这些断裂问题可由装配处理的各种部分而加剧。例如，各种焊料回流工艺可引入向下传递到管芯中的大剪切应力，从而例如在低κ层内导致断裂。可导致ILD破裂的大应力通常位于管芯的边缘和边角处。

[0014] 因此，并且根据本发明的实施例，公开用于通过增加过孔密度来增强互连的抗断裂性的技术和结构。可例如在管芯内在相邻/邻近电路层(例如，金属层)的浮置填充物部分内提供增加的过孔密度。在一些实施例中，上部电路层的浮置填充物线可包括过孔(或类似结构)，使该过孔在其中那些填充物线跨越/交叉位置处的区域中着陆到下部电路层的浮置填充物线上。在一些这种情况下，并且根据实施例，上部电路层的浮置填充物线可形成为包括这种过孔的双镶嵌结构。然而，应当指出的是，所要求保护的发明并不限于此。例如，在一些实施例中，过孔类似地可提供在上部电路层的浮置填充物线与下部电路层的充分电隔离互连线之间。鉴于包括以下背景技术信息的本公开内容，许多配置将变得显而易见。

[0015] 在IC设计的背景中，功能单元块(FUB、或功能块、或IP块)通常是指芯片设计中的完成所期望功能的分立区段。在任何给定IC设计过程中，可制造若干FUB，其继而可允许同时设计芯片的平行区段。在一些实施例中，虚设金属线(被称为填充物线)可添加到完整FUB版图，例如以满足由于例如化学机械平坦化/抛光(CMP)工艺、光刻图案化工艺等的图案化和工艺保真度而正在实施的设计规则。如鉴于本公开内容将意识到的，填充物密度可视情况而变并且取决于诸如将填充物添加到的产品和层之类的因素。如鉴于本公开内容将意识到的是，在给定管芯内可能存在极显著的横断面面积，该极显著横断面面积可用于例如提供可帮助加强给定管芯抗断裂或其它机械故障的结构。

[0016] 在一些情况下，并且根据实施例，使用所公开技术/结构来以增加的过孔密度(在填充物区段内包括过孔)增强抗断裂性可在邻近或以其它方式相邻的电路层之间提供物理锚定/耦合，其继而可提高给定电路的机械回弹(例如，最小化或以其它方式减少断裂的易发性)。在一些情况下，可在例如包括ILD结构(例如，低κ电介质结构、二氧化硅电介质结构或高κ电介质结构)的金属层之间使用所公开技术/结构。在一些情况下，根据实施例，可提供大于最小设计规则的过孔密度。

[0017] 如鉴于本公开内容将意识到的是，在一些情况下，所公开技术/结构可用于其中可期望例如加强给定管芯抗断裂/机械故障的任何给定IC封装中。例如，一些实施例可在倒装芯片封装中实施。然而，并且如鉴于本公开内容将意识到的是，本文中所提供的技术并不限于此，因为一些其它实施例可用于减轻给定IC上的其它应力源。例如，晶圆或管芯键合(例如，其中两个晶圆或管芯键合在一起)可引发可导致机械完整性故障的应力，可使用所公开的技术来防止或以其它方式减少该应力。同样地，用以电连接给定封装和IC的引线键合还在管芯中施加应力(例如，引线键合是倒装芯片键合的替代方案)，可使用所公开的技术防止或以其它方式减少该应力。从这个意义上说，该技术可应用到其中采用晶圆-晶圆、管芯-晶圆和/或管芯-管芯键合的IC和/或应用到与倒装芯片封装、引线键合封装、三维管芯键合、多管芯键合和/或穿硅过孔(TSV)相关联的IC。一些实施例可例如与借助多孔电介质材料、低κ电介质材料和/或超低κ电介质材料或者可与不良机械完整性相关联的其它这种材料实施的多层管芯一起利用。所公开的技术可在任何给定工艺节点处(例如，32nm及以后；22nm及以后；14nm及以后等)用于例如半导体制造工艺中。

[0018] 根据一些实施例，可例如通过给定IC或在其填充物线的电浮置区域中具有过孔的其它器件的横截面分析来检测所公开技术/结构的使用。用于检测所公开技术/结构的使用的其它合适技术/方法将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0019] 技术和结构

[0020] 图1A-1D根据本发明的实施例展示了示例性集成电路(IC)100的示例性工艺流程和自顶向下视图。图2是图1D的所得到的IC 100沿其中虚线X-X获取的侧部横截面视图。图3是根据本发明的实施例配置的IC 100的侧部透视图。关于工艺流程，可使用标准半导体处理技术(例如，沉积、掩膜、蚀刻等)，如鉴于本公开内容将意识到的。

[0021] 图1A示出了示例性电路层110(例如，金属层X)，其借助导电互连线112配置。图1B示出已添加到电路层110例如以满足线密度设计规则的若干填充物线114。虽然此处将填充物互连线114例如描绘为长线(例如，长度显著大于宽度)，但这种线还可分成若干短段(例如，以使得长度与宽度相当)。同样，虽然在此实例中所示的互连线112/114仅沿一个方向延伸，但也存在其中其具有例如L形、短段或其中该线的一部分具有大于该线的剩余部分的宽度(例如，较宽过孔着陆面积)的形状的情况。鉴于本公开内容，许多配置将是显而易见的。图1C示出了提供在电路层110上方的示例性电路层120(例如，金属层X+l)。电路层120包括互连线122和若干填充物线124(例如，添加到电路层120例如以满足线密度设计规则)，其实质上正交于下面电路层110的互连线112和填充物线114。图1D示出了电路层110(例如，金属层X)和电路层120(例如，金属层X+l)的交叉区，其中，存在放置过孔的机会，该过孔将用作增加所得到的IC 100的机械抗断裂性的锚，如现在将更详细地论述。

[0022] 如特别参考图2可见，在一些实施例中，电路层110/120可形成在绝缘体材料(例如，层间电介质或ILD)102内。如鉴于本公开内容将意识到的是，IC 100可包括额外、较少和/或与那些所述元件或部件不同的元件或部件，并且本申请保护的发明不旨在限于任何特定的IC配置，而是可与许多应用中的许多配置一起使用。

[0023] 根据一些实施例，第一电路层110可包括：(1)一个或多个互连线112；和/或(2)一个或多个填充物线114。在一些情况下，给定数量的填充物线114可设置在给定对的邻近或以其它方式相邻的互连线112之间，如图1B-1D和图2中所不同地示出的。根据实施例，给定互连线112或填充物线114可包括大范围的导电金属/材料中的任何导电金属/材料。适于互连/填充物线的一些示例性材料可包括但未必限于：铜(Cu)；铝(Al)；银(Ag)；镍(Ni)；金(Au)；钛(Ti)；钨(W)；钌(Ru)；钴(Co)；铬(Cr)；铁(Fe)；锰(Mn)；铪(Hf)；钽(Ta)；钒(V)；钼(Mo)；钯(Pd)；铂(Pt)；和/或上述材料中的任何材料的合金或者组合。还应当指出的是，互连/填充物材料可以是金属材料或非金属材料，并且可包括聚合物材料。为此目的，具有合适导电程度或可以其它方式增强如本文中所述装置的结构质量的任何材料可用于互连和/或填充物线。给定互连/填充物线的其它合适材料将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0024] 在一些情况下，第一电路层110的相邻或以其它方式邻近的互连线112可实质上彼此平行(例如，精确平行或在给定容差内以其它方式)。在一些实施例中，第一电路层110的相邻或以其它方式邻近的填充物线114可实质上彼此平行和/或与环绕互连线112平行(例如，精确平行或在给定容差内以其它方式)。在一些实施例中，第一电路层110的填充物线114中的一些填充物线或全部填充物线可：(1)电连接，例如以用于功率优化(例如，电压降和/或散热)；和/或(2)左侧电浮置。第一电路层110的其它合适配置将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0025] 如先前所指出的，根据实施例，IC 100还包括接近第一电路层110设置(例如，在第一电路层110上方或以其它方式相邻于第一电路层110)的第二电路层120。根据一些实施例，第二电路层120可包括：(1)一个或多个互连线122；和/或(2)一个或多个填充物线124。在一些实施例中，给定数量的填充物线124可设置在给定对的邻近或以其它方式相邻的互连线122之间，如图1C-1D中所示。

[0026] 如鉴于本公开内容将意识到的是，并且根据一些实施例，给定互连线122和填充物线124可包括例如以上参考第一电路层110的线112/114所论述的导电金属/材料中的任何导电金属/材料。相关先前论述在此处同样适用。

[0027] 在一些情况下，第二电路层120的相邻或以其它方式邻近的互连线122可实质上彼此平行(例如，精确平行或在给定容差内以其它方式)。在一些情况下，第二电路层120的相邻或以其它方式邻近的填充物线124可实质上彼此平行和/或与环绕互连线122平行(例如，精确平行或在给定容差内以其它方式)。在一些实施例中，第二电路层120的填充物线124中的一些填充物线或全部填充物线可：(1)电连接，例如以用于功率优化(例如，电压降和/或散热)；和/或(2)左侧电浮置。第二电路层120的其它合适配置将取决于给定应用，并且鉴于本公开内容将是显而易见的。

[0028] 如鉴于本公开内容将意识到的是，所公开的技术可与多种互连和/或填充物线背景和结构中的任何互连和/或填充物线背景和结构相容。一些示例性的这种结构可包括但未必限于：单镶嵌结构；双镶嵌结构(例如，具有下面的过孔的线)；各向异性结构；各向同性结构；和/或任何其它期望的IC结构、互连或其它导电结构。同样，根据实施例，可如期望地针对给定目标应用或最后用途来自定义给定互连或填充物线的尺寸。其它合适的互连/填充物配置将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0029] 在一些情况下，例如，第二电路层120可相对于第一层110以给定角度定向。例如，如图1D中所示，在一些实施例中，第二电路层120可实质上正交于第一电路层110(例如，以90°的偏移(offset)或在其给定容差范围内以其它方式)。然而，所要求保护的发明并不限于此，如在一些其它实施例中，第二电路层120可以以较小和/或较大角度(例如，对角线等)偏移。还应当指出的是，第一电路层110和第二电路层120可以是平面或非平面的，并且可彼此完全或部分接合(interface)。例如，在一个示例性实施例中，电路110和120中的每一个电路可以是柔性的或远离彼此以其它方式弯曲/变弯，以使得电路110和电路120中仅中心部分足够接近以产生可用于增加过孔密度的交叉填充物线。从这个意义上说，电路层110和电路层120无需为平坦的或以其它方式为平整的。

[0030] 在任何情况下，凭借第二电路层120相对于第一电路层110定向的方式，可使给定填充物线124例如在图1D和图2中通常用交叉点134a表示的位置处交叉(例如，相交叉或以其它方式重叠)给定填充物线114。例如，在图1D中描绘的示例性实施例中，凭借第二电路层120的两个填充物线124与第一电路层110的两个填充物线114相交叉的方式提供四个交叉位置134a。如鉴于本公开内容将意识到的是，可如期望地针对给定IC 100提供更多或更少数目个交叉位置并且该更多或更少数目个交叉位置可至少部分地取决于给定第一电路层
110和/或第二电路层120的配置。鉴于本公开内容，许多配置将是显而易见的。

[0031] 如先前所指出的，并且根据实施例，定位在第二电路层120与第一电路层110之间并且与给定填充物线124重叠另一填充物线114位置处(例如，通常用给定交叉点134a表示)相对应的区域/体积提供包括帮助提高IC100的机械回弹(例如，抗断裂性等)的结构的机会。为了该目的，并且根据实施例，给定填充物线124可配置为例如具有一个或多个过孔124a的双镶嵌结构，一个或多个过孔124a从其延伸并且使其在给定填充物线114处着陆，如图2的示例性情况中所示。根据实施例，这种过孔124a可用于物理耦合给定填充物线124和给定填充物线114，因此用于将电路层110和电路层120物理锚定/耦合在一起。此外，在一些实施例中，如果给定互连线112充分电隔离，则与这种互连线112交叉/相交叉的给定填充物线124可包括过孔124a，过孔124a着陆到该互连线112上，例如以帮助物理锚定/耦合第二电路层120和第一电路层110。填充物线是否浮置并且互连线是否可耦合到填充物线将取决于诸如给定应用和该耦合是否将不利地影响给定电路的电可靠性或性能的因素。如鉴于本公开内容将意识到的是，并且根据实施例，可期望确保如本文中所述地提供的任何过孔124遵守适用的设计规则和/或电路性能标准。鉴于本公开内容，许多配置将是显而易见的。

[0032] 例如，如从图2’可见(图2’是根据本发明的另一个实施例配置的IC 100的侧部横截面视图)，在一些情况下，可提供悬置过孔124a(例如，不存在填充物线114)。此外，如从图2”可见(图2”是根据本发明的另一个实施例配置的IC 100的侧部横截面视图)，在一些情况下，可提供未着陆过孔124a(例如，部分着陆或以其它方式未全部着陆)。其它合适配置将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0033] 如从图3可见，例如，给定过孔124a可具有实质上盒状几何形状。然而，根据实施例可提供给定过孔124a的其它几何形状，并且给定过孔124a的其它几何形状可至少部分地取决于：(1)给定填充物线124和/或给定填充物线114的轮廓/几何形状；和/或(2)第二电路层120相对于第一电路层110的定向。此外，如鉴于本公开内容将意识到的是，并且根据实施例，可针对给定目标应用或最终用途来自定义给定过孔124a的尺寸，并且给定过孔124a的尺寸可至少部分地取决于：(1)给定填充物线124和/或给定填充物线114的尺寸；和/或(2)第二层120与第一电路层110之间的距离。简而言之，给定过孔124a可具有多种配置中的任何配置，如鉴于本公开内容将是显而易见的。

[0034] 在一些实施例中，可选阻挡层和/或粘附层144可包括在给定过孔124a和该过孔在其上着陆的填充物线114之间。如鉴于本公开内容将意识到的是，并且根据一个此实施例，可例如在IC 100的形成期间使用大范围的沉积技术/工艺中的任何技术/工艺来提供层144，该技术/工艺诸如但未必限于：(1)化学气相沉积(CVD)；(2)物理气相沉积(PVD)(例如，溅射)；(3)旋转涂布/旋涂沉积(SOD)；(4)电子束蒸发；和/或(5)上述技术/工艺中的任何技术/工艺的组合。如鉴于本公开内容将进一步意识到的，并且根据实施例，可如期望地针对给定目标应用或最后用途而将阻挡层和/或粘附层144提供为具有任何给定厚度。然而，如先前所指出的，层144在一些情况下可能是可选的并且因此可省略(例如，诸如通常用虚线框表示，例如，在图3中)。阻挡层144的其它合适沉积工艺/技术和/或配置将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0035] 根据实施例，可选阻挡层和/或粘附层144可包括大范围的材料中的任何材料。在一些实施例中，层144是导电的并且保持在过孔界面处。一些示例性的合适导电材料包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)和钌(Ru)，仅举几例。许多其它合适的导电阻挡材料和/或粘附材料将是显而易见的。在一些其它实施例中，层144在其从过孔的底部去除时可以是非导电的。一些示例性的合适非导电材料包括氮化硅(Si3N4)、二氧化硅(SiO2)、氧氮化硅(SiOxNy)、氮化钛(TiN)和碳氮化硅(SiCN)。在一些情况下，用于给定阻挡层和/或粘附层144的材料可至少部分地取决于在填充物线114、填充物线124和/或ILD 102中实施的材料。鉴于本公开内容，用于可选阻挡层和/或粘附层144的其它合适的导电和/或非导电材料将是显而易见的。

[0036] 如先前所指出的，并且如特别参考图2可见，在一些情况下，第一层110和第二层120可部分或整体地形成在绝缘体材料(例如，层间电介质或ILD)102内。根据实施例，所公开的技术可借助多种ILD 102绝缘体材料(例如，低κ、高κ或其它)中的任何绝缘体材料来实施。例如，在一些示例性实施例中，所公开的技术可与包括以下材料中的一种或多种材料的ILD102一起使用：(1)氧化物，例如，二氧化硅(SiO2)、氧化硅(SiO)、碳掺杂的SiO2等；(2)氮化物，诸如氮化硅(Si3N4)等；(3)聚四氟乙烯(PTFE)；(4)磷硅玻璃(PSG)；(5)氟硅酸盐玻璃(FSG)；(6)有机硅玻璃(OSG)，诸如倍半硅氧烷、硅氧烷等；和/或(7)上述材料中的任何材料的组合。在一些实施例中，ILD 102可包括具有例如小于二氧化硅(SiO2)的介电常数的介电常数的材料。在一些实施例中，ILD 102可实质上无孔，而在一些其它实施例中，可如期望地针对给定目标应用或最后用途而以任何孔隙度来提供ILD 102。ILD 102的其它合适电介质材料将取决于给定应用，并且鉴于本公开内容将是显而易见的。

[0037] 在一些情况下，可如期望地在衬底、晶圆或其它合适表面上沉积ILD102。如鉴于本公开内容将意识到的是，可利用大范围的合适沉积技术中的任何沉积技术，这些沉积技术诸如但不限于：(1)物理气相沉积(PVD)；(2)化学气相沉积(CVD)；和/或(3)旋转涂布/旋涂沉积(SOD)。如鉴于本公开内容将进一步意识到的，可如期望地针对给定目标应用或最后用途而以将ILD 102提供为具有为任何给定厚度。ILD 102的其它合适配置、沉积技术和/或厚度将取决于给定应用并且鉴于本公开内容将是显而易见的。

[0038] 在一些情况下，IC 100的一个或多个部分可经历化学机械平坦化(CMP)工艺或任何其它合适抛光/平坦化技术/工艺，如鉴于本公开内容将是显而易见的。可执行IC 100的平坦化，例如以去除任何不期望的过量的：(1)给定互连线112；(2)给定填充物线114；(3)给定互连线122；(4)给定填充物线124；(5)阻挡层144(当可选地包括时)；和/或(6)ILD102。在一些情况下，IC 100可以是例如具有一个或多个器件和/或金属层的经部分处理的IC。在一些情况下，IC 100可包括在硅(Si)管芯、晶圆或其它半导电结构中。鉴于本公开内容，许多合适配置将是显而易见的。

[0039] 示例性系统

[0040] 图4根据本发明的示例性实施例示出了借助使用所公开技术形成的集成电路(IC)结构或设备实施的计算系统1000。如图可见，计算系统1000容纳母板1002。母板1002可包括若干部件，包括但不限于处理器1004和至少一个通信芯片1006，这些部件中的每一个部件可以物理并且电耦合到母板1002，或以其它方式集成在母板1002中。如将意识到的,母板1002可以是例如任何印刷电路板，不论是主板、安装在主板上的子板还是仅系统1000的板等。根据其应用，计算系统1000可以包括可或者可以不物理并且电耦合到母板1002的一个或多个其它部件。这些其它部件可包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速计、陀螺仪、扬声器、相机以及大容量存储装置(诸如，硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等等)。根据本发明的示例性实施例，计算系统1000中所包括的部件中的任何部件可包括使用所公开技术形成的一个或多个集成电路结构或设备。在一些实施例中，多个功能可集成到一个或多个芯片中(例如，举例来说，应当指出的是，通信芯片
1006可以是处理器1004的一部分或以其它方式集成到处理器1004中)。

[0041] 通信芯片1006实现无线通信以将数据传送到计算系统1000并且从计算系统1000传送数据。术语“无线”及其派生词可用于描述可通过非固态介质通过使用经调制电磁辐射通信数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中，其可能不包含导线。通信芯片1006可实施若干无线标准或协议中的任何标准或协议，这些无线标准或协议包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及命名为3G、4G、5G及其以后的任何其它无线协议。计算系统1000可包括多个通信芯片1006。举例来说，第一通信芯片1006可专用于较短范围无线通信(诸如，Wi-Fi和蓝牙)，并且第二通信芯片1006可专用于较长范围无线通信(诸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。

[0042] 计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在本发明的一些实施例中，处理器的集成电路管芯包括借助使用所公开技术形成的一个或多个集成电路结构或设备实施的板载电路，如本文中不同地描述的。术语“处理器”可指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据转变成可存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。

[0043] 通信芯片1006还可包括封装在通信芯片1006内的集成电路管芯。根据一些这种示例性实施例，通信芯片的集成电路管芯包括使用所公开技术形成的一个或多个集成电路结构或设备，如本文中所述。如鉴于本公开内容将意识到的，应当指出的是，多标准无线能力可直接集成到处理器1004中(例如，其中任何芯片1006的功能集成到处理器1004中，而非具有单独的通信芯片)。还应指出的是，处理器1004可以是具有这种无线能力的芯片组。简而言之，可使用任何数目个处理器1004和/或通信芯片1006。同样地，任何一个芯片或芯片组中可具有集成于其中的多个功能。

[0044] 在各种实施方案中，计算设备1000可以是膝上型计算机、上网本、笔记本计算机、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、数字视频录像机或处理数据或采用使用所公开技术形成的一个或多个集成电路结构或设备的任何其它电子设备，如本文中不同地描述的。

[0045] 鉴于本公开内容，许多实施例将是显而易见的。本发明的一个示例性实施例提供一种集成电路，包括：第一电路层，所述第一电路层包括第一填充物线；以及第二电路层，所述第二电路层相邻于第一电路层，所述第二电路层包括第二填充物线，其中，所述第二填充物线包括将第二填充物线锚定到第一填充物线的第一锚定结构。在一些情况下，第一填充物线和/或第二填充物线中的至少一个是电浮置的。在一些情况下，第一锚定结构包括过孔，所述过孔从第二填充物线延伸并且在第二填充物线与第一填充物线相交叉的位置处着陆到第一填充物线上。在一些情况下，第二填充物线和锚定结构包括双镶嵌结构。在一些情况下，第一锚定结构用于：物理锚定第一电路层和第二电路层和/或提高集成电路的抗断裂性中的至少一个。在一些情况下，集成电路还包括位于第一锚定结构与第一填充物线之间的阻挡层。在一些情况下，第一电路层还包括与第一填充物线电隔离的第一互连线。在一些情况下，第二填充物线还包括第二锚定结构，所述第二锚定结构将第二填充物线锚定到第一电路层的第一互连线。在一些这种情况下，第二锚定结构包括过孔，所述过孔从第二填充物线延伸并且在第二填充物线与第一互连线相交叉的位置处着陆到第一互连线上。在一些情况下，集成电路还包括未着陆过孔和/或悬置过孔中的至少一个。在一些情况下，第一电路层和第二电路层中的每一个还包括其中形成了第一填充物线和第二填充物线的电介质材料。在一些这种情况下，电介质材料包括低κ电介质材料，所述低κ电介质材料具有小于二氧化硅(SiO2)的介电常数的介电常数。在一些情况下，集成电路还包括穿硅过孔(TSV)。在一些情况下，该集成电路还包括两个或更多个管芯键合在一起的三维配置。在一些情况下，集成电路还包括公共封装内的两个或更多个管芯的多芯片配置。在一些情况下，提供了一种包括所述集成电路的引线键合封装。在一些情况下，提供一种包括该集成电路的倒装芯片封装。在一些情况下，提供一种包括所述集成电路的移动计算设备。

[0046] 本发明的另一个示例性实施例提供了一种集成电路，所述集成电路包括：电介质层；第一电路层，所述第一电路层形成在电介质层内，所述第一电路层包括第一多个填充物线，所述第一多个填充物线包括第一填充物线；以及第二电路层，所述第二电路层形成在电介质层内并且相邻于第一电路层，所述第二电路层包括第二多个填充物线，所述第二多个填充物线包括第二填充物线，其中，所述第二填充物线包括过孔，所述过孔从其延伸并且在第二填充物线与第一填充物线相交叉的位置处着陆到第一填充物线上。在一些情况下，集成电路还包括多个额外电介质层，每一个额外电介质层中具有第一电路层和第二电路层。在一些情况下，集成电路包括在硅管芯中，并且电介质层包括低κ电介质材料，所述低κ电介质材料具有小于二氧化硅(SiO2)的介电常数的介电常数。在一些情况下，电介质层包括氧化物、氮化物、聚合物、磷硅玻璃(PSG)、有机硅玻璃(OSG)和/或上述材料中的任何材料的组合中的至少一个。在一些情况下，集成电路还包括设置在过孔与第一填充物线之间的阻挡层。在一些这种情况下，阻挡层包括导电材料。

[0047] 本发明的另一示例性实施例提供了一种集成电路，所述集成电路包括：第一电路层，所述第一电路层包括形成在低κ电介质材料中的第一多个电隔离填充物线，所述低κ电介质材料具有小于二氧化硅(SiO2)的介电常数的介电常数；以及第二电路层，所述第二电路层形成在第一电路层上，所述第二电路层包括第二多个电隔离的填充物线，所述第二多个电隔离的填充物线形成具有小于二氧化硅(SiO2)的介电常数的介电常数的低κ电介质材料中，其中，第二多个填充物线中的至少一个填充物线被配置为双镶嵌结构，所述双镶嵌结构包括过孔，所述过孔从其延伸并且着陆到第一多个填充物线的填充物线上。在一些情况下，第一电路层还包括第一互连线，并且第二多个填充物线中的至少一个填充物线包括从其延伸并且着陆到第一互连线上的过孔。在一些这种情况下，着陆到第一填充物线上的过孔和着陆到第一互连线上的过孔从第二多个填充物线中的同一填充物线延伸。

[0048] 已出于示例和描述目的呈现了本发明的实施例的前述描述。其不旨在是穷尽性的或将本发明限于所公开的精确形式。鉴于本公开内容，许多修改和变化是可能的。旨在本发明的范围不由此具体实施方式、而是由所附权利要求加以限制。