栅极驱动器与其控制方法

摘要

本发明提供一种栅极驱动器与其控制方法。本发明所提供的栅极驱动器耦接电容器。该栅极驱动器包括时序控制电路以及开关单元。该时序控制电路接收输入控制信号且对该输入控制信号进行时序控制，以产生第一控制信号与第二控制信号。该开关单元耦接该时序控制电路、该电容器与工作电压，以根据该第一控制信号与该第二控制信号使得该工作电压通过该开关单元对该电容器充电，其中该开关单元包括第一开关组件与第二开关组件，该第二开关组件耦接该第一开关组件，该第二开关组件根据该第二控制信号控制该第一开关组件的基体电压。本发明可降低电路设计的难度。

权利要求

1.一种栅极驱动器，耦接一电容器，其特征在于，所述栅极驱动器包括：

一时序控制电路，接收一输入控制信号且对所述输入控制信号进行一时序控制，以产生一第一控制信号与一第二控制信号；以及一开关单元，耦接所述时序控制电路、所述电容器与一工作电压，以根据所述第一控制信号与所述第二控制信号使得所述工作电压通过所述开关单元对所述电容器充电，其中所述开关单元包括一第一开关组件与一第二开关组件，所述第二开关组件耦接所述第一开关组件，且所述第二开关组件根据所述第二控制信号控制所述第一开关组件的一基体电压。

2.根据权利要求1所述的栅极驱动器，其特征在于，所述输入控制信号为一驱动输入信号，当所述驱动输入信号由一第一位准转变为一第二位准时，所述时序控制电路在一默认时间后产生所述第一控制信号与所述第二控制信号。

3.根据权利要求1所述的栅极驱动器，其特征在于，所述栅极驱动器耦接一相位节点，所述输入控制信号为一相位控制信号，当所述相位节点上的电压由一负电压成为一默认电压时，则所述相位控制信号被产生，使得所述时序控制电路在一默认时间后产生所述第一控制信号与所述第二控制信号。

4.根据权利要求1所述的栅极驱动器，其特征在于，所述输入控制信号由一第二位准转变为一第一位准时，所述时序控制电路控制所述开关单元关闭，使得所述工作电压无法通过所述开关单元对所述电容器充电。

5.根据权利要求1所述的栅极驱动器，其特征在于，所述栅极驱动器还耦接一第一开关与一第二开关，所述第一开关耦接所述第二开关，所述第一开关与所述第二开关之间具有一相位节点，所述栅极驱动器耦接所述相位节点。

6.根据权利要求5所述的栅极驱动器，其特征在于，所述输入控制信号关联于所述第二开关。

7.根据权利要求5所述的栅极驱动器，其特征在于，所述第一开关与所述第二开关为氮化镓晶体管。

8.一种栅极驱动器的控制方法，其特征在于，包括：

提供一时序控制电路和一开关单元，所述开关单元耦接所述时序控制电路、一电容器与一工作电压，其中所述开关单元包括一第一开关组件与一第二开关组件；

利用所述时序控制电路来接收一输入控制信号且对所述输入控制信号进行一时序控制，以产生一第一控制信号与一第二控制信号；以及利用所述开关单元根据所述第一控制信号与所述第二控制信号使得所述工作电压通过所述开关单元对所述电容器充电，其中所述第二开关组件根据所述第二控制信号控制所述第一开关组件的一基体电压。

9.根据权利要求8所述的栅极驱动器的控制方法，其特征在于，所述输入控制信号为一驱动输入信号，当所述驱动输入信号由一第一位准转变为一第二位准时，所述时序控制电路在一默认时间后产生所述第一控制信号与所述第二控制信号。

10.根据权利要求8所述的栅极驱动器的控制方法，其特征在于，所述栅极驱动器耦接一相位节点，所述输入控制信号为一相位控制信号，当所述相位节点上的电压由一负电压成为一默认电压时，则所述相位控制信号被产生，使得所述时序控制电路在一默认时间后产生所述第一控制信号与所述第二控制信号。

11.根据权利要求8所述的栅极驱动器的控制方法，其特征在于，所述输入控制信号由一第二位准转变为一第一位准时，所述时序控制电路控制所述开关单元关闭，使得所述工作电压无法通过所述开关单元对所述电容器充电。

12.根据权利要求8所述的栅极驱动器的控制方法，其特征在于，所述栅极驱动器还耦接一第一开关与一第二开关，所述第一开关耦接所述第二开关，所述第一开关与所述第二开关之间具有一相位节点，所述栅极驱动器耦接所述相位节点。

13.根据权利要求12所述的栅极驱动器的控制方法，其特征在于，所述输入控制信号关联于所述第二开关。

14.根据权利要求12所述的栅极驱动器的控制方法，其特征在于，所述第一开关与所述第二开关为氮化镓晶体管。

说明书

栅极驱动器与其控制方法

技术领域

[0001] 本发明是有关于一种栅极驱动技术，尤其涉及一种栅极驱动器与其控制方法。

背景技术

[0002] 图1为现有技术的栅极驱动器的示意图。请参照图1。为了能够精准地控制电容器C2两端的电压值不会超过一耐电压值，栅极驱动器100利用比较器110检测电容器C2两端的电压值，并将检测结果传送至位准偏移电路120。一旦检测结果表示超过或低于电压参考值REF的临界值范围时，位准偏移电路120将P型金属氧化物半导体（P type Metal Oxide Semiconductor，简称PMOS）晶体管130关闭。然而，栅极驱动器100在控制第一开关140与第二开关150的切换过程时，第一开关140与第二开关150在短暂时间期间都关闭。此短暂时间为非交错时间（non-interactive time），约为2毫微秒（ns）。在非交错时间期间，电感电流IL会流经第二开关150的寄生二极管（parasitic diode），此时若工作电压VDD通过二极管132以及P型金属氧化物半导体晶体管130而对电容器C2持续充电，可能导致电容器C2两端的电压值超过第一开关140所能承受耐电压值的范围。换言之，在这么短的非交错时间期间内需完成一连串程序（检测、判断、控制程序）是困难的。例如：在2毫微秒内，比较器110检测电容器C2的两端电压值，并且位准偏移电路120根据检测结果决定是否关闭P型金属氧化物半导体晶体管130。因此，在实际电路设计有困难，且因电路设计复杂而增加成本。

发明内容

[0003] 本发明提出一种栅极驱动器与其控制方法，以解决现有技术中电路设计困难的问题。

[0004] 本发明提出一种栅极驱动器，耦接电容器。该栅极驱动器包括时序控制电路以及开关单元。该时序控制电路接收输入控制信号且对输入控制信号进行时序控制，以产生第一控制信号与第二控制信号。该开关单元耦接该时序控制电路、该电容器与工作电压，以根据第一控制信号与第二控制信号使得工作电压通过该开关单元对该电容器充电。该开关单元包括第一开关组件与第二开关组件。该第二开关组件耦接该第一开关组件。该第二开关组件根据该第二控制信号控制第一开关组件的基体电压。

[0005] 在本发明的一实施例中，该输入控制信号为驱动输入信号。当驱动输入信号由第一位准转变为第二位准时，时序控制电路在默认时间后产生第一控制信号与第二控制信号。

[0006] 在本发明的一实施例中，该输入控制信号为驱动信号，当驱动信号由第一位准转变为一第二位准时，时序控制电路在默认时间后产生第一控制信号与第二控制信号。

[0007] 在本发明的一实施例中，该栅极驱动器耦接相位节点，该输入控制信号为相位控制信号。当该相位节点上的电压由负电压成为默认电压时，则该相位控制信号被产生，使得该时序控制电路在默认时间后产生第一控制信号与第二控制信号。

[0008] 在本发明的一实施例中，该输入控制信号由第二位准转变为第一位准时，该时序控制电路控制该开关单元关闭，使得工作电压无法通过该开关单元对该电容器充电。

[0009] 在本发明的一实施例中，栅极驱动器还耦接第一开关与第二开关。该第一开关耦接该第二开关，该第一开关与该第二开关之间具有相位节点。该栅极驱动器耦接该相位节点。

[0010] 在本发明的一实施例中，该输入控制信号关联于该第二开关。

[0011] 在本发明的一实施例中，该第一开关与该第二开关为氮化镓晶体管。

[0012] 本发明还提出一种栅极驱动器的控制方法，包括：提供时序控制电路和开关单元，该开关单元耦接时序控制电路、电容器与工作电压，其中该开关单元包括第一开关组件与第二开关组件；

[0013] 利用该时序控制电路来接收输入控制信号且对该输入控制信号进行时序控制，以产生第一控制信号与第二控制信号；以及

[0014] 利用该开关单元根据第一控制信号与第二控制信号使得工作电压通过该开关单元对该电容器充电，其中第二开关组件根据该第二控制信号控制该第一开关组件的基体电压。

[0015] 在本发明的一实施例中，该输入控制信号为驱动输入信号，当该驱动输入信号由第一位准转变为第二位准时，该时序控制电路在默认时间后产生该第一控制信号与该第二控制信号。

[0016] 在本发明的一实施例中，该输入控制信号为驱动信号，当该驱动信号由第一位准转变为第二位准时，该时序控制电路在默认时间后产生该第一控制信号与该第二控制信号。

[0017] 在本发明的一实施例中，该栅极驱动器耦接相位节点，该输入控制信号为相位控制信号，当该相位节点上的电压由负电压成为默认电压时，则该相位控制信号被产生，使得该时序控制电路在默认时间后产生该第一控制信号与该第二控制信号。

[0018] 在本发明的一实施例中，该输入控制信号由第二位准转变为第一位准时，该时序控制电路控制该开关单元关闭，使得该工作电压无法通过该开关单元对该电容器充电。

[0019] 在本发明的一实施例中，该栅极驱动器还耦接第一开关与第二开关，该第一开关耦接该第二开关，该第一开关与该第二开关之间具有相位节点，该栅极驱动器耦接该相位节点。

[0020] 在本发明的一实施例中，该输入控制信号关联于该第二开关。

[0021] 在本发明的一实施例中，该第一开关与该第二开关为氮化镓晶体管。

[0022] 本发明的栅极驱动器及其控制方法，能够通过控制电容器的充电路径来避免因电容器两端过大的电压而损坏输出级内的开关。另一方面，相较于现有技术，本发明的栅极驱动器与其控制方法提供了一种较为简单的电路设计；栅极驱动器配置在集成电路上时还可减少面积且降低成本。

[0023] 应了解的是，上述描述及以下具体实施方式仅为示例及解释，其并不能限制本发明所要保护的范围。

附图说明

[0024] 下面附图是本发明的说明书的一部分，其示出了本发明的示例实施例，附图与说明书的描述一起用来说明本发明的原理。

[0025] 图1为现有技术的栅极驱动器的示意图；

[0026] 图2是本发明一实施例的栅极驱动器的电路图；

[0027] 图3是本发明另一实施例的栅极驱动器的电路图；

[0028] 图4是本发明一实施例的栅极驱动器的波形图；

[0029] 图5是本发明另一实施例的栅极驱动器的电路图；

[0030] 图6是本发明另一实施例的栅极驱动器的波形图；

[0031] 图7是本发明一实施例的栅极驱动器的控制方法的流程图。

[0032] 附图标记说明：

[0033] 10：驱动器电路；

[0034] 12：比较器；

[0035] 14：位准偏移电路；

[0036] 16：预驱动电路；

[0037] 18：反相器；

[0038] 20：驱动器电路；

[0039] 22：比较器；

[0040] 26：预驱动电路；

[0041] 28：反相器；

[0042] 30A、30B、30C：时序控制电路；

[0043] 40：开关单元；

[0044] 41：第一开关组件；

[0045] 42：第二开关组件；

[0046] 50：输出级；

[0047] 51：第一开关；

[0048] 52：第二开关；

[0049] 60：负载；

[0050] 100：栅极驱动器；

[0051] 110：比较器；

[0052] 120：位准偏移电路；

[0053] 130：P型金属氧化物半导体晶体管；

[0054] 132：二极管；

[0055] 140：第一开关；

[0056] 150：第二开关；

[0057] 200A、200B、200C：栅极驱动器；

[0058] CB、C2：电容器；

[0059] GND：地；

[0060] IL：电感电流；

[0061] LG：驱动信号；

[0062] N1：相位节点；

[0063] PHASE：电压；

[0064] REF：电压参考值；

[0065] SL、SU：驱动输入信号；

[0066] S701、S703、S705：步骤；

[0067] T0、T1、T3、T4、T5、T6、T8、T9：时间；

[0068] T2、T7：时间期间；

[0069] UG：驱动信号；

[0070] VCC：工作电压；

[0071] VD：负电压；

[0072] VDD：工作电压；

[0073] VG：第一控制信号；

[0074] VG2：第二控制信号；

[0075] Vin：输入电压；

[0076] Vout：输出电压；

[0077] V1：默认电压。

具体实施方式

[0078] 现在将详细参考本发明的实施例，并在附图中说明所述实施例。另外，在附图及实施方式中所使用相同或类似标号的组件/构件是用来代表相同或类似部分。

[0079] 在下述实施例中，当组件“连接”或“耦接”至另一组件时，其可为直接连接或耦接至另一组件，或可能存在介于其间的组件。术语“电路”可表示为至少一组件或多个组件，或者主动/或被动地耦接在一起的组件以提供合适功能。术语“信号”可表示为至少一电流、电压、负载、温度、数据或其他信号。应理解，贯穿本说明书以及附图所指代的信号，其物理特性可以为电压或是电流。

[0080] 图2是本发明一实施例的栅极驱动器的电路图。图4是本发明一实施例的栅极驱动器的波形图。请参照图2和图4。在本实施例中，栅极驱动器可应用在直流对直流转换器（DC-DC converter）的电路中，在其他实施例中，栅极驱动器也可应用在其他驱动晶体管开关组件的电路，本发明并不对此加以限制。上述直流对直流转换器可以包括脉冲调变（pulse width modulation，简称PWM）控制电路、栅极驱动器200A与输出级50。栅极驱动器200A可单独实施在集成电路上。在其他实施例中，栅极驱动器200A可与输出级50整合在同一个集成电路封装体中，此外，栅极驱动器200A也可与上述PWM控制电路整合在同一个集成电路中。本实施例对于氮化镓（Gallium Nitride，简称GaN）晶体管可能产生负电压问题，导致电容器CB两端的电压值超过氮化镓晶体管（特别指第一开关51）所能承受耐电压值的范围而提出一种解决方案。

[0081] 输出级50包含第一开关51和第二开关52。第一开关51耦接第二开关52。栅极驱动器200A根据驱动输入信号SU、SL产生驱动信号UG、LG，其中驱动信号UG用以控制第一开关51的操作，而驱动输入信号SU是关联于第一开关51，驱动信号LG用以控制第二开关52的操作，而驱动输入信号SL是关联于第二开关52。在本实施例中，第一开关51和第二开关52为氮化镓晶体管，在其他实施例中，第一开关51和第二开关52也可为高电子移动性晶体管（high electron mobility transistor，简称HEMT）、氮化铝镓（AlGaN）晶体管或其他III-V族晶体管。输出级50用以对输入电压Vin进行直流对直流的转换，那么该直流对直流转换器可以产生输出电压Vout并输出至负载60。

[0082] 栅极驱动器200A可包括驱动器电路（driver circuit）10、驱动器电路20、时序控制电路（timing control circuit）30A以及开关单元（switch circuit）40。时序控制电路30A耦接驱动器电路20。开关单元40耦接驱动器电路10、驱动器电路20、时序控制电路30A、电容器CB与工作电压VCC。

[0083] 时序控制电路30A接收关联于第二开关52的驱动输入信号SL且对驱动输入信号SL进行时序控制，以产生第一控制信号VG与第二控制信号VG2。开关单元40根据第一控制信号VG与第二控制信号VG2使得工作电压VCC通过开关单元40对电容器CB充电。此外，驱动输入信号SL为驱动输入信号SU的反相信号。在其他实施例中，时序控制电路30A也可接收驱动输入信号SU来进行时序控制。

[0084] 驱动器电路10包括比较器12、位准偏移电路（level shift circuit）14、预驱动电路（pre-driving circuit）16以及反相器18。比较器12接收驱动输入信号SU，以判别驱动输入信号SU的逻辑位准。位准偏移电路14耦接比较器12的输出。预驱动电路16耦接位准偏移电路14的输出。反相器18耦接预驱动电路16、电容器CB与开关单元40。反相器18通过位准偏移电路14和预驱动电路16而反应于比较器12的输出且产生驱动信号UG来控制第一开关51。

[0085] 驱动器电路20包括比较器22、预驱动电路26以及反相器28。驱动器电路20中的各个组件的操作与驱动器电路10类似，在此不再重复说明。

[0086] 上述驱动输入信号SL为驱动输入信号SU的反相信号，因此时序控制电路30A可以根据驱动输入信号SU与驱动输入信号SL中的任一来判别位准变化，来产生具有第一位准（逻辑低位准）或第二位准（逻辑高位准）的第一控制信号VG和第二控制信号VG2，其中第二控制信号VG2为第一控制信号VG的反相信号。

[0087] 在一实施例中，开关单元40包括第一开关组件41与第二开关组件42。第一开关组件41与第二开关组件42可以为金属氧化物半导体（Metal Oxide Semiconductor，简称MOS）晶体管。第二开关组件42耦接第一开关组件41的基极（bulk或body）端与第一开关组件41的第一端。第一开关组件41的第一端接收工作电压VCC。第一开关组件41的第二端耦接电容器CB。在本实施例中，第一开关组件41可以为P型金属氧化物半导体（PMOS）晶体管，第二开关组件42可以为N型金属氧化物半导体（NMOS）晶体管。第一开关组件41的控制端接收第一控制信号VG。第二开关组件42的控制端接收第二控制信号VG2。第二开关组件42的基极端耦接地GND。基于上述第一开关组件41与第二开关组件42的连接关系，第二开关组件42可根据第二控制信号VG2控制第一开关组件41的基体电压（body voltage）。

[0088] 请继续参照图2与图4，在时间T0，当驱动输入信号SL由第二位准（逻辑高位准）转变为第一位准（逻辑低位准）时，时序控制电路30A立即或是在数个毫微秒的期间内提供具有逻辑高位准的第一控制信号VG与具有逻辑低位准的第二控制信号VG2来关闭（turn off）第一开关组件41与第二开关组件42，使得第一开关组件41断开工作电压VCC与电容器CB之间的一充电路径，且因为第二开关组件42的关闭使得第一开关组件41呈现浮接而且完全地不会导通，因此工作电压VCC无法通过开关单元40对电容器CB充电。

[0089] 在时间T1，当驱动输入信号SL由第一位准（逻辑低位准）转变为第二位准（逻辑高位准）时，驱动信号UG转变为逻辑低位准且驱动信号LG转变为逻辑高位准之前（时间T1与时间T3的期间），第一开关51与第二开关52在时间期间T2都关闭。时间期间T2为非交错时间。由于电感电流IL会流经第二开关52的寄生二极管，此时不可对电容器CB充电，以避免电容器CB两端的电压值超过第一开关51所能承受耐电压值的范围。因此，在本实施例中，时序控制电路30A在驱动输入信号SL由第一位准转变为第二位准在一预设时间之后，在时间T4时序控制电路30A提供第一控制信号VG和第二控制信号VG2来导通第一开关组件41与第二开关组件42，从而有效地避免因电容器CB两端过大的电压而损坏第一开关51。在对时序控制电路30A设计时序控制时，可以根据驱动信号LG由逻辑低位准转为逻辑高位准的所需时间（时间T1与时间T3的期间）来设计上述预设时间，其中时间T4可以为时间T3或是在时间T3之后。在其他实施例中，时序控制电路30A也可根据驱动输入信号SU由第二位准转变为第一位准之后的一段预设时间之后再提供上述第一控制信号VG和第二控制信号VG2。

[0090] 当导通第一开关组件41与第二开关组件42时，第一开关组件41的基极端与第一端呈现短路，第一开关组件41的基极端接收工作电压VCC，工作电压VCC可以通过开关单元40对电容器CB充电，从而形成一充电路径。

[0091] 图3是本发明另一实施例的栅极驱动器的电路图。图3是为图2的一变化实施例。图3的栅极驱动器200B的构造与功能类似于图2的栅极驱动器200A，不同的在于：栅极驱动器
200B中的驱动器电路20与时序控制控制电路30B，输入控制信号为驱动信号LG。由于驱动信号LG是驱动输入信号SL经预驱动电路28处理后的信号，因此驱动信号LG在时序上会落后驱动输入信号SL。

[0092] 请参照图3和图4。当驱动输入信号SL由第二位准（逻辑高位准）转变为第一位准（逻辑低位准）时，图3的驱动器电路20所产生的驱动信号LG稍微落后驱动输入信号SL。当驱动输入信号SL由第一位准（逻辑低位准）转变为第二位准（逻辑高位准）时，图3的驱动器电路20所产生的驱动信号LG落后驱动输入信号SL大约一段比起预设时间稍长的时间。因此，在对时序控制电路30B设计时也可以对驱动信号LG进行时序控制，以产生第一控制信号VG与第二控制信号VG2。

[0093] 图5是本发明另一实施例的栅极驱动器的电路图。图6是本发明另一实施例的栅极驱动器的波形图。请参照图5和图6。直流对直流转换器可以包括栅极驱动器200C与输出级50。

[0094] 栅极驱动器200C根据驱动输入信号SU、SL产生驱动信号UG、LG，据以分别控制第一开关51和第二开关52。在第一开关51与第二开关52之间具有一相位节点N1。

[0095] 栅极驱动器200C包括驱动器电路10、驱动器电路20、时序控制电路30C以及开关单元40。时序控制电路30C耦接驱动器电路10、驱动器电路20与相位节点N1。相位节点N1为第一开关51与第二开关52的耦接处。输入控制信号可以为驱动输入信号SU、驱动输入信号SL、驱动信号UG、驱动信号LG或相位节点N1上的电压PHASE。时序控制电路30C可以根据输入控制信号的位准变化，来产生第一控制信号VG与第二控制信号VG2。

[0096] 在一实施例中，输入控制信号为相位节点N1上的电压PHASE。时序控制电路30C采用检测所述电压PHASE的位准变化来产生各控制信号。时序控制电路30C包含比较器（未示出）。当电压PHASE的位准由负电压上升至默认电压（由-2V上升至-0.5V）时，所述比较器产生相位控制信号，接着时序控制电路30C在默认时间后产生第一控制信号VG与第二控制信号VG2。

[0097] 关于驱动器电路10、驱动器电路20与开关单元40的内部电路、耦接关系与运作方式可以参照图2和图3的相关说明，在此不加以赘述。

[0098] 栅极驱动器200C控制第一开关51与第二开关52的切换。第二开关组件42根据第二控制信号VG2控制第一开关组件41的基体电压。在时间T5，当驱动输入信号SL由第二位准（逻辑高位准）转变为第一位准（逻辑低位准）时，时序控制电路30C立即或在数个毫微秒的期间内提供具有逻辑高位准的第一控制信号VG与具有逻辑低位准的第二控制信号VG2来关闭第一开关组件41并且第一开关组件41的基极端与和其第一端与第二开关组件42之间的线路连接被断开。如此一来，第一开关组件41呈现浮接而且完全地不会导通，因此工作电压VCC无法通过开关单元40对电容器CB充电。

[0099] 在时间T6，当输入控制信号SL由第一位准（逻辑低位准）转变为第二位准（逻辑高位准）时，驱动信号UG转变为逻辑低位准且驱动信号LG转变为逻辑高位准之前（时间T6与时间T8的期间），第一开关51与第二开关52在时间期间T7都关闭。时间期间T7为非交错时间。由于电感电流IL会流经第二开关52的寄生二极管，此时不可对电容器CB充电以避免电容器CB两端的电压值超过第一开关51所能承受耐电压值的范围。因此，时序控制电路30C在默认时间之后，在时间T9判别电压PHASE的位准是否为默认电压V1。如果判别结果为是，表示第一开关51已经导通。于是，时序控制电路30B提供第一控制信号VG与第二控制信号VG2来导通第一开关组件41与第二开关组件42。

[0100] 此外，当导通第一开关组件41与第二开关组件42时，第一开关组件41的基极端与第一端呈现短路，第一开关组件41的基极端接收工作电压VCC，工作电压VCC可以通过开关单元40对电容器CB充电，从而形成一充电路径。

[0101] 判别电压PHASE的原理为：当电感电流IL为正电流时，流经第二开关52会在相位节点N1形成负的电压（默认电压V1）（负IL×Ron52表示负的电感电流IL乘以第二开关52的导通电阻）；倘若第二开关52没有导通，且在连续的电感电流原则下，电流将流经第二开关52的寄生二极管，在相位节点N1形成另一个负电压VD。负电压VD对氮化镓晶体管而言，通常超过负的1伏特；负电压VD与负IL×Ron52相比是一个明显的差异值。换言之，时序控制电路30C会根据电压PHASE的位准是否为默认电压V1（负IL×Ron52）来将第一开关组件41导通。

[0102] 在一实施例中，如果在默认时间之后电压PHASE的位准为负电压VD时，则判别结果将为否，可以隔另一默认时间再次判别电压PHASE的位准，直到电压PHASE的位准等于默认电压V1。

[0103] 基于上述实施例所揭示的内容，本发明实施例还提供一种通用的栅极驱动器的控制方法。具体来说，图7是本发明一实施例的栅极驱动器的控制方法的流程图。为了方便说明，请参照图2和图7，本实施例的栅极驱动器的控制方法可以包括以下步骤。

[0104] 步骤S701、提供时序控制电路30A和开关单元40，开关单元40耦接时序控制电路30A、电容器CB与工作电压VCC；开关单元40包括第一开关组件41与第二开关组件42。

[0105] 步骤S703、利用时序控制电路30A来接收输入控制信号（如，驱动输入信号SL）且对输入控制信号进行时序控制（如，迟延控制），以产生第一控制信号VG与第二控制信号VG2。

[0106] 步骤S705、利用开关单元40根据第一控制信号VG与第二控制信号VG2来使得工作电压VCC通过开关单元40对电容器CB充电，其中第二开关组件42根据第二控制信号VG2控制第一开关组件41的基体电压。

[0107] 综上所述，本发明的栅极驱动器包含时序控制电路与开关单元。时序控制电路利用输入控制信号进行时序控制，以产生第一控制信号与第二控制信号。开关单元根据第一控制信号与第二控制信号使得工作电压通过开关单元对电容器充电，其中开关单元包括第一开关组件与第二开关组件，且第二开关组件根据第二控制信号控制第一开关组件的基体电压。因此本发明能够通过控制电容器的充电路径来避免因电容器两端过大的电压而损坏输出级内的开关。另一方面，相较于现有技术，本发明的栅极驱动器与其控制方法提供了一种较为简单的电路设计；栅极驱动器配置在集成电路上时还可减少面积且降低成本。

[0108] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。