氮化镓基低漏电流双悬臂梁开关或非门

摘要

本发明的氮化镓基低漏电流双悬臂梁开关或非门用具有双悬臂梁开关的MESFET代替传统MESFET，其中，两个悬臂梁开关是悬浮在MESFET的栅极之上的，两个悬臂梁开关的位置关于该MESFET源‑漏方向对称，MESFET的栅极与衬底之间形成了肖特基接触，在栅极下方的衬底中形成耗尽层，把悬臂梁开关的下拉电压设计得与MESFET的阈值电压相等，当在悬臂梁开关与下拉电极之间所加载的电压大于MESFET的阈值电压时，悬臂梁下拉与栅极紧贴使MESFET导通，当所加电压小于N型MESFET的阈值电压时，悬臂梁开关就不能下拉，MESFET关断，在或非门工作时，当NMOS管处于关断时其悬臂梁开关就处于悬浮态，降低了栅极漏电流，从而降低了电路的功耗。

权利要求

1.一种氮化镓基低漏电流双悬臂梁开关或非门，其特征是该或非门由具有双悬臂梁开关N型MESFET(1)，电阻(2)和电源组成,该双悬臂梁开关MESFET(1)是制作在半绝缘GaN衬底(3)上，该双悬臂梁开关MESFET(1)的源极(10)和漏极(12)由金属和重掺杂N区形成欧姆接触构成，栅极(5)由钛/铂/金合金和N型有源层(11)形成肖特基接触构成，在悬臂梁开关N型MESFET(1)的栅极(5)上方悬浮着两个用钛/金/钛制作而成的对称设计的悬臂梁开关(6)，两个悬臂梁开关(6)的悬浮端之间留有一定缝隙以保证两个悬臂梁开关(6)下拉时互不干扰,两个悬臂梁开关(6)的位置关于该MESFET源-漏方向对称，悬臂梁开关(6)的锚区(7)制作在半绝缘GaN衬底(3)上，在悬臂梁开关(6)与衬底之间存在下拉电极(8)，下拉电极(8)由氮化硅材料(9)覆盖，悬臂梁开关N型MESFET(1)的下拉电极(8)接地，该双悬臂梁开关MESFET(1)的源极(10)接地，漏极(12)通过电阻(2)与电源VCC相连，源极(10)和漏极(12)分别与引线(4)连接，引线(4)用金制作，两路输入信号即信号A和信号B分别在双悬臂梁开关MESFET(1)的两个悬臂梁开关(6)输入，输出信号Y在该双悬臂梁开关MESFET(1)的漏极(12)与电阻(2)之间输出，电阻(2)的阻值远大于该MESFET导通的阻抗，从而保证在悬臂梁开关N型MESFET(1)导通时由电阻分压得到输出为低电平；

两个悬臂梁开关(6)是依靠锚区(7)的支撑悬浮在栅极(5)上方，栅极(5)与衬底(3)之间形成了肖特基接触；该N型MESFET的两个悬臂梁开关(6)的下拉电压设计的与该N型MESFET的阈值电压相等，只有当N型MESFET的悬臂梁开关(6)上所加的电压大于N型MESFET的阈值电压时，其悬臂梁开关(6)才能下拉并接触栅极(5)从而使双悬臂梁开关MESFET(1)导通，当N型MESFET的两个悬臂梁开关(6)上所加电压都小于N型MESFET的阈值电压时，两个悬臂梁开关(6)就都不能下拉，MESFET关断，在或非门工作时，当N型MESFET处于关断时其悬臂梁开关(6)就处于悬浮态，降低了栅极漏电流，从而降低了电路的功耗。

说明书

氮化镓基低漏电流双悬臂梁开关或非门

技术领域

[0001] 本发明提出了GaN(氮化镓)基低漏电流双悬臂梁开关MESFET(金属—半导体场效应晶体管)或非门，属于微电子机械系统的技术领域。

背景技术

[0002] 随着无线通信技术的发展，射频集成电路的芯片也迅速发展，集成规模不断扩大，工作频率不断提高，传统的硅基材料已经不能满足要求。基于氮化镓衬底的MESFET就是在这种背景下被提出应用，由于氮化镓材料良好的特性使得由它制造的晶体管具有很高的电子迁移率，很强的抗辐射能力，较大的工作温度范围。由于芯片中晶体管的数量越来越多，随之而来的就是集成电路的功耗问题。随着集成电路的发展，芯片的规模变得很大，人们对于芯片的功耗越来越重视。太高的功耗会对芯片的散热材料提出更高的要求，还会使芯片的性能受到影响。所以，对于器件的低功耗的设计在集成电路的设计中显得越来越重要。

[0003] 或非门电路能够实现两个输入端所输入的数字信号的或非逻辑功能，或非门作为数字电路的重要组成部分，有着巨大的应用，所以对或非门电路的功耗和温度的控制就显得十分重要，由常规MESFET组成的或非门，随着集成度的提升，功耗变得越来越严重，功耗过大带来的芯片过热问题会严重影响集成电路的性能，MEMS技术的发展使得制造具有可动悬臂梁开关的MESFET成为可能，具有可动悬臂梁开关的MESFET可以有效降低栅极漏电流，进而降低或非门电路的功耗。

发明内容

[0004] 技术问题:本发明的目的是提供一种GaN基低漏电流双悬臂梁开关MESFET或非门，将或非门中采用的两个传统MESFET换为一个具有双悬臂梁开关结构的MESFET，在该或非门处于工作状态时，可以有效地降低晶体的栅极漏电流，从而降低或非门的功耗。

[0005] 技术方案：本发明的一种砷化镓基低漏电流双悬臂梁开关或非门由具有双悬臂梁开关N型MESFET，电阻和电源组成,该双悬臂梁开关MESFET是制作在GaN衬底上，该双悬臂梁开关MESFET的源极和漏极由金属和重掺杂N区形成欧姆接触构成，栅极由钛/铂/金合金和N型有源层形成肖特基接触构成，在悬臂梁开关N型MESFET的栅极上方悬浮着两个用钛/金/钛制作而成的对称设计的悬臂梁开关，两个悬臂梁开关的悬浮端之间留有一定缝隙以保证两个悬臂梁开关下拉时互不干扰,两个悬臂梁开关的位置关于该MESFET源-漏方向对称，悬臂梁开关的锚区制作在半绝缘GaN衬底上，在悬臂梁开关与衬底之间存在下拉电极，下拉电极由氮化硅材料覆盖，悬臂梁开关N型MESFET的下拉电极接地，该双悬臂梁开关MESFET的源极接地，漏极通过电阻与电源VCC相连，源极和漏极分别与引线连接，引线用金制作，两路输入信号即信号A和信号B分别在双悬臂梁开关MESFET的两个悬臂梁开关输入，输出信号Y在该双悬臂梁开关MESFET的漏极与电阻之间输出，电阻的阻值远大于该MESFET导通的阻抗，从而保证在悬臂梁开关N型MESFET导通时由电阻分压得到输出为低电平。

[0006] 所述的两个悬臂梁开关是依靠锚区的支撑悬浮在栅极上方，栅极与衬底之间形成了肖特基接触；该N型MESFET的两个悬臂梁开关的下拉电压设计的与该N型MESFET的阈值电压相等，只有当N型MESFET的悬臂梁开关上所加的电压大于N型MESFET的阈值电压时，其悬臂梁开关才能下拉并接触栅极从而使双悬臂梁开关MESFET导通，当所加电压小于N型MESFET的阈值电压时悬臂梁开关就不能下拉，MESFET关断，在或非门工作时，当N型MESFET处于关断时其悬臂梁开关就处于悬浮态，降低了栅极漏电流，从而降低了电路的功耗。

[0007] 在工作时，该或非门的两个数字信号输入端A和B，只要有一路为高电平，该高电平输入信号通过锚区加在双悬臂梁开关MESFET的悬臂梁开关上，能够使悬臂梁开关下拉并接触栅极使双悬臂梁开关MESFET导通，从而使输出Y为低电平，只有当两个数字信号输入端都为低电平时，双悬臂梁开关MESFET的两个悬臂梁开关都不能下拉，该MESFET关断，则输出Y为高电平，从而实现对输入信号进行或非的功能 该或非门中的双悬臂梁开关MESFET处于关断态时其悬臂梁开关处于悬浮状态，降低了栅极漏电流，从而降低了电路的功耗，或非门的真值表：

[0008]A B Y
0 0 1
1 0 0

[0009]0 1 0
1 1 0

[0010] 有益效果：本发明的GaN基低漏电流双悬臂梁开关MESFET或非门中的双悬臂梁开关MESFET的的两个悬臂梁开关下拉与N型MESFET栅极相接触时，N型MESFET导通。当悬臂梁开关与下拉电极之间所加电压小于MESFET的阈值电压时，悬臂梁开关不能下拉，N型MESFET关断，此时悬臂梁开关处于悬浮态，降低了栅极漏电流从而降低了该或非门的功耗。

附图说明

[0011] 图1为本发明GaN基低漏电流双悬臂梁开关MESFET或非门的俯视图，[0012] 图2为图1GaN基低漏电流双悬臂梁开关MESFET或非门的P-P’向的剖面图，[0013] 图3为图1GaN基低漏电流双悬臂梁开关MESFET或非门的A-A’向的剖面图，[0014] 图中包括：双悬臂梁开关N型MESFET1，电阻2，半绝缘GaN衬底3，引线4，栅极5，悬臂梁开关6，锚区7，下拉电极板8，氮化硅层9，源极10，N型有源层11，漏极12。

具体实施方式

[0015] 本发明的GaN基低漏电流双悬臂梁开关MESFET或非门由一个双悬臂梁开关N型MESFET和一个电阻组成，该GaN基低漏电流双悬臂梁开关MESFET的源极接地，两路输入信号分别接在该MESFET的两个悬臂梁开关上，漏极与电阻相连并与电源接在一起，输出信号在漏极与电阻之间输出，该电阻远大于MESFET导通阻抗从而在MESFET导通时输出为低电平。该MESFET的源极和漏极由金属和重掺杂N区形成欧姆接触构成，栅极由钛/铂/金合金和N型有源层形成肖特基接触构成，在悬臂梁开关N型MESFET的栅极上方悬浮着两个用钛/金/钛制作而成的对称设计的悬臂梁开关，两个悬臂梁开关的悬浮端留有一定缝隙以保证两个悬臂梁开关下拉时互不干扰,两个悬臂梁开关的位置关于该N型MESFET源-漏方向对称。交流信号加载在两个悬臂梁开关上，悬臂梁开关的锚区制作在半绝缘GaN衬底上，在悬臂梁开关与衬底之间存在下拉电极，下拉电极由氮化硅材料覆盖，悬臂梁开关N型MESFET的下拉电极接地。

[0016] 本发明中的或非门所使用的双悬臂梁开关N型MESFET的悬臂梁开关是悬浮在其栅极之上的，N型MESFET的栅极与衬底之间形成了肖特基接触，在栅极下方的衬底中形成耗尽层，该N型MESFET的悬臂梁开关的下拉电压设计得与MESFET的阈值电压相等，当加载在悬臂梁开关与下拉电极之间的电压大于MESFET的阈值电压时，悬臂梁开关下拉与栅极紧贴,N型MESFET导通。当悬臂梁开关与下拉电极之间所加电压小于MESFET的阈值电压时，悬臂梁开关不能下拉，N型MESFET关断，此时悬臂梁开关处于悬浮态，降低了栅极漏电流从而降低了该或非门的功耗。

[0017] 该或非门的两个数字信号输入端只要有一路为高电平，该高电平输入信号通过锚区加在双悬臂梁开关N型MESFET的悬臂梁开关上，能够使该悬臂梁开关下拉并且导通，从而使输出为低电平。只有当两个数字信号输入端都为低电平时，双悬臂梁开关N型MESFET的两个悬臂梁开关都不能下拉，双悬臂梁开关N型MESFET不能导通，则输出为高电平，从而实现对输入信号进行或非的功能 该或非门中的双悬臂梁开关N型MESFET处于关断态时其悬臂梁开关处于悬浮状态，此时该或非门中的MESFET上不存在栅极漏电流。或非门的真值表：

[0018]A B Y
0 0 1
1 0 0
0 1 0
1 1 0

[0019] GaN基低漏电流双悬臂梁开关MESFET或非门的制备方法包括以下几个步骤：

[0020] 1)准备半绝缘GaN衬底；

[0021] 2)淀积氮化硅，用等离子体增强型化学气相淀积法工艺(PECVD)生长一层氮化硅，然后光刻和刻蚀氮化硅，去除N型MESFET有源区的氮化硅；

[0022] 3)N型MESFET有源区离子注入：注入磷后，在氮气环境下退火；退火完成后，在高温下进行N+杂质再分布，形成N型MESFET有源区的N型有源层；

[0023] 4)去除氮化硅层：采用干法刻蚀技术将氮化硅全部去除；

[0024] 5)光刻开关区，去除开关区的光刻胶；

[0025] 6)电子束蒸发钛/铂/金；

[0026] 7)去除光刻胶以及光刻胶上的钛/铂/金；

[0027] 8)加热，使钛/铂/金合金与N型GaN有源层形成肖特基接触；

[0028] 9)涂覆光刻胶，光刻并刻蚀N型MESFET源极和漏极区域的光刻胶；

[0029] 10)注入重掺杂N型杂质，在N型MESFET源极和漏极区域形成的N型重掺杂区，注入后进行快速退火处理；

[0030] 11)光刻源极和漏极，去除引线、源极和漏极的光刻胶；

[0031] 12)真空蒸发金锗镍/金；

[0032] 13)去除光刻胶以及光刻胶上的金锗镍/金；

[0033] 14)合金化形成欧姆接触，形成引线、源极和漏极；

[0034] 15)涂覆光刻胶，去除输入引线、电极板和固支梁的锚区位置的光刻胶；

[0035] 16)蒸发第一层金，其厚度约为0.3μm；

[0036] 17)去除光刻胶以及光刻胶上的金，初步形成输入引线、电极板和固支梁的锚区；

[0037] 18)淀积氮化硅：用等离子体增强型化学气相淀积法工艺(PECVD)生长 厚的氮化硅介质层；

[0038] 19)光刻并刻蚀氮化硅介质层，保留在电极板上的氮化硅；

[0039] 20)淀积并光刻聚酰亚胺牺牲层：在砷化镓衬底上涂覆1.6μm厚的聚酰亚胺牺牲层，要求填满凹坑；光刻聚酰亚胺牺牲层，仅保留固支梁下方的牺牲层；

[0040] 21)蒸发钛/金/钛，其厚度为 蒸发用于电镀的底金；

[0041] 22)光刻：去除要电镀地方的光刻胶；

[0042] 23)电镀金，其厚度为2μm；

[0043] 24)去除光刻胶：去除不需要电镀地方的光刻胶；

[0044] 25)反刻钛/金/钛，腐蚀底金，形成固支梁；

[0045] 26)释放聚酰亚胺牺牲层：显影液浸泡，去除固支梁下的聚酰亚胺牺牲层，去离子水稍稍浸泡，无水乙醇脱水，常温下挥发，晾干。

[0046] 本发明与现有技术的区别在于：

[0047] 本发明中的或非门所使用的双悬臂梁开关MESFET的两个悬臂梁开关是悬浮在其栅极之上的，N型MESFET的栅极与衬底之间形成了肖特基接触，在栅极下方的衬底中形成耗尽层，该N型MESFET的悬臂梁开关的下拉电压设计得与MESFET的阈值电压相等，当加载在悬臂梁开关与下拉电极之间的电压大于MESFET的阈值电压时，悬臂梁开关下拉与栅极紧贴,N型MESFET导通。当悬臂梁开关与下拉电极之间所加电压小于MESFET的阈值电压时，悬臂梁开关不能下拉，其MESFET关断，此时悬臂梁开关处于悬浮态，降低了栅极漏电流从而降低了该或非门的功耗。

[0048] 满足以上条件的结构即视为本发明的GaN基低漏电流双悬臂梁开关MESFET或非门。