使用谐波混频的包括异步时间交错数字化器的测试和测量仪器

摘要

一种测试和测量仪器包括：被配置成将具有特定带宽的输入信号分裂成多个分裂信号的分裂器，每一个分裂信号基本上包括输入信号的整个带宽；多个谐波混频器，每一个谐波混频器被配置成将多个分裂信号中的相关联的分裂信号与相关联的谐波信号混频以生成相关联的混频信号；以及多个数字化器，每一个数字化器被配置成数字化多个谐波混频器中的相关联的谐波混频器的混频信号。与谐波混频器相关联的至少一个谐波信号的一阶谐波不同于至少一个数字化器的有效采样速率。

权利要求

1.一种谐波混频器，包括：

输入信号分裂器，其被配置成将输入信号分裂成第一路径上的第一信号和第二路径上的第二信号；

混频器，其被配置成将第一信号与谐波信号混频并且生成第一路径上的混频信号；以及组合器，其被配置成将来自第二路径的第二信号与来自第一路径的混频信号组合并且生成输出信号；

其中混频信号是第一混频信号并且谐波信号是第一谐波信号，输入信号分裂器还被配置成将输入信号分裂成第一信号、第二信号和第三路径上的第三信号，谐波混频器还包括被配置成将第三信号与不同于第一谐波信号的第二谐波信号混频并且生成第三路径上的第二混频信号的第二混频器，并且组合器还被配置成将第二信号、第一混频信号和第二混频信号组合。

2.权利要求1的谐波混频器，其中第三路径包括：第一衰减器，用于接收第三信号；

高通滤波器，用于接收来自衰减器的第三信号；

第一放大器，用于接收来自高通滤波器的信号；

第二衰减器，用于接收来自第二混频器的第二混频信号；

低通滤波器；以及

第二放大器，用于接收来自低通滤波器的第二混频信号并且将第二混频信号输出到组合器。

3.权利要求2的谐波混频器，其中第二谐波信号在与第三信号混频之前通过带通滤波器和衰减器。

4.权利要求1的谐波混频器，其中谐波信号是第一谐波信号，并且混频器还被配置成将第一信号、第一谐波信号和不同于第一谐波信号的第二谐波信号混频。

5.权利要求1的谐波混频器，其中输入信号不被输入信号分裂器对称地分裂。

6.权利要求1的谐波混频器，其中谐波信号在与第一信号混频之前通过带通滤波器和衰减器。

7.一种谐波混频器，包括：

输入信号分裂器，其被配置成将输入信号分裂成第一路径上的第一信号和第二路径上的第二信号；

混频器，其被配置成将第一信号与谐波信号混频并且生成第一路径上的混频信号；以及组合器，其被配置成将来自第二路径的第二信号与来自第一路径的混频信号组合并且生成输出信号，其中第二路径包括刚性同轴线缆延迟部并且第二信号在组合器中被组合之前通过刚性同轴线缆延迟部，并且其中第一路径包括：第一衰减器，用于接收第一信号；

高通滤波器，用于接收来自衰减器的第一信号；

第一放大器，用于接收来自高通滤波器的信号；

第二衰减器，用于接收来自混频器的混频信号；以及低通滤波器，用于将混频信号输出到组合器。

8.权利要求7的谐波混频器，其中第二路径还包括：第三衰减器；以及

其中第二信号在组合器中被组合之前通过第三衰减器和刚性同轴线缆延迟部。

9.权利要求7的谐波混频器，其中第一路径还包括低通滤波器和组合器之间的第二放大器。

10.权利要求7的谐波混频器，其中第二路径还包括：第三放大器；以及

其中第二信号在组合器中被组合之前通过第三放大器和刚性同轴线缆延迟部。

11.权利要求10的谐波混频器，其中第二路径还包括刚性同轴线缆延迟部和组合器之间的第四放大器。

12.一种方法，包括：

将输入信号分裂成第一路径上的第一信号和第二路径上的第二信号；

将第一信号与谐波信号混频并且生成第一路径上的混频信号；以及将来自第二路径的第二信号与来自第一路径的混频信号组合并且生成输出信号；

其中混频信号是第一混频信号并且谐波信号是第一谐波信号，所述方法还包括：将输入信号分裂成第一信号、第二信号和第三路径上的第三信号，将第三信号与不同于第一谐波信号的第二谐波信号混频并且生成第三路径上的第二混频信号，以及将第二信号、第一混频信号和第二混频信号组合。

13.权利要求12的方法，其中谐波信号是第一谐波信号，并且所述方法还包括在第一路径上将第一信号、第一谐波信号和不同于第一谐波信号的第二谐波信号混频。

说明书

使用谐波混频的包括异步时间交错数字化器的测试和测量

仪器

背景技术

[0001] 本发明涉及测试和测量仪器，并且更具体地涉及包括一个或多个异步时间交错数字化器的测试和测量仪器，其使用谐波混频来减少噪声。

[0002] 诸如数字示波器的测试和测量仪器的可用带宽可能受到被用来数字化输入信号的模数转换器（ADC）的限制。ADC的可用带宽可能被限制为ADC的最大采样速率的一半或模拟带宽中的较小者。已经开发各种技术以利用现有ADC来数字化较高带宽的信号。

[0003] 例如，异步时间交错可以被用来实现有效的较高采样速率。多个ADC可以在单个采样时段内对时间上偏置的输入信号进行采样。数字化输出可以组合在一起以用于有效倍增的采样速率。然而，如果ADC的模拟带宽变为限制因子，则需要诸如多路交错的跟踪与保持放大器的高带宽前端来实现较高的带宽。

[0004] 常规的基于跟踪与保持放大器的时间交错系统使跟踪与保持放大器以类似于或低于ADC信道带宽的采样速率被时钟控制（clocked），使得ADC将具有足够时间来安置到所保持的值。ADC被同步地时钟控制到跟踪与保持放大器以数字地捕获每一个所保持的值。跟踪与保持放大器上的这样的限制继而限制ADC采样速率。此外，为了满足奈奎斯特采样定理，ADC采样速率被降低为小于ADC信道的带宽的两倍。因此，需要许多时间交错ADC信道来实现期望的性能。

[0005] 随着ADC信道的数目的增加，系统的总成本和复杂性也增加。例如，前端芯片现在必须驱动更多的ADC信道，包括附加的ADC电路系统、时钟控制电路系统等，以获得直到适当值的总体净采样速率。芯片的尺寸和复杂性还导致更长的通信路径，以及因此导致寄生电容、电磁噪声、设计困难等的增加。

[0006] 在另一技术中，输入信号的子带可以被下变频成可穿过较低采样速率ADC的频率范围。换言之，宽输入带宽可以被分裂成多个较低带宽ADC信道。在数字化之后，子带可以被数字地上变频成相应原始频率范围并且组合成输入信号的表示。该技术的一个显著缺点是在数字化频率内容可以仅被路由到一个ADC信道的任意输入信号时的固有噪声惩罚。重组合的输出将包含仅来自一个ADC的信号能量，但是包含来自所有ADC的噪声能量，由此使信噪比（SNR）降级。

[0007] 因此，仍然需要改进的设备和方法用于通过异步时间交错架构中的所有ADC信道来数字化任何频率输入信号，由此避免噪声惩罚。

附图说明

[0008] 图1是根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的框图。

[0009] 图2-8图示了用于图1的测试和测量仪器的ADC系统中的各个信号的频谱分量的示例。

[0010] 图9A、9B和10-12是图1的谐波混频器的示例的框图。

[0011] 图13是图11的谐波混频器的实施例的框图。

[0012] 图14是图11的谐波混频器的可替换实施例的框图。

[0013] 图15是图11的谐波混频器的另一可替换实施例的框图。

[0014] 图16是可替换谐波混频器的框图。

具体实施方式

[0015] 该公开描述了用于使用谐波混频的测试和测量仪器的ADC系统的实施例。

[0016] 图1是根据本发明的实施例的用于使用谐波混频的测试和测量仪器的ADC系统的框图。在该实施例中，仪器包括分裂器10，其被配置成将具有特定频谱的输入信号12分裂成多个分裂信号14和16，每一个分裂信号基本上包括输入信号12的整个频谱。分裂器10可以是可将输入信号12分裂成多个信号的任何各种各样电路系统。例如，分裂器10可以是电阻分压器。因而，基本上输入信号12的所有频率分量可以存在于每一个分裂信号14和16中。然而，取决于所使用的路径、谐波信号的数目等，针对分裂器10的各个分裂信号的频率响应可以不同。

[0017] 分裂信号14和16分别是至谐波混频器18和24的输入。谐波混频器18被配置成将分裂信号14与谐波信号20混频以生成混频信号22。类似地，谐波混频器24被配置成将分裂信号16与谐波信号26混频以生成混频信号28。

[0018] 如本文所使用的，谐波混频器是被配置成将信号与多个谐波混频的设备。尽管已经结合谐波混频描述了乘法和/或混频，但是如将在下文进一步详细描述的，具有将信号与多个谐波相乘的效果的设备可以被用作谐波混频器。

[0019] 在一些实施例中，多个谐波可以包括零阶谐波或DC分量。例如，在一些实施例中，谐波信号20可以是由等式（1）表示的信号：

[0020] 。

[0021] 此处，F1表示一阶谐波并且t表示时间。因而，具有等式（1）的形式的信号具有DC处和频率F1处的谐波。

[0022] 谐波信号26可以是由等式（2）表示的信号

[0023] 。

[0024] 类似于谐波信号20，谐波信号26具有DC处和频率F1处的谐波。然而，频率F1处的一阶谐波以180度相对于谐波信号20中的类似一阶谐波异相。

[0025] 数字化器30被配置成数字化混频信号22。类似地，数字化器32被配置成数字化混频信号28。数字化器30和32可以是任何各种各样的数字化器。尽管未图示，但是每一个数字化器30和32可以视需要而具有前置放大器、滤波器、衰减器和其它模拟电路系统。因而，输入到数字化器30的混频信号22例如可以在数字化之前被放大、衰减或以其它方式滤波。

[0026] 数字化器30和32被配置成以有效采样速率操作。在一些实施例中，数字化器30可以包括单个模数转换器（ADC）。然而，在其它实施例中，数字化器30可以包括以较低采样速率操作的多个交错的ADC以实现更高的有效采样速率。

[0027] 谐波信号20和26中的至少一个的一阶谐波不同于数字化器30和32中的至少一个的有效采样速率。例如，谐波信号20的一阶谐波F1可以为34GHz。数字化器30的采样速率可以为50GS/s。因而，一阶谐波F1不同于有效采样速率。

[0028] 在一些实施例中，谐波信号的一阶谐波不需要是至少一个数字化器的有效采样速率的整数倍或因数（sub-multiple）。换言之，在一些实施例中，与谐波混频器相关联的谐波信号的一阶谐波不是至少一个数字化器的有效采样速率的整数倍或因数。

[0029] 在一些实施例中，谐波信号的一阶谐波可以在至少一个数字化器的有效采样速率与至少一个数字化器的有效采样速率的一半之间。特别地，如将在下文进一步详细描述的，这样的频率允许一阶谐波以上和/或以下的较高频率分量在频率方面被向下混频到数字化器30的采样速率的一半以下。因而，这样的频率分量可以由数字化器30有效地数字化。

[0030] 应当理解的是，输入信号12的所有带通过所有路径。换言之，当多于一个的信道被组合以用于处理单个输入信号12时，每一个信道或路径基本上接收输入信号12的整个带宽。当输入信号12传送通过所有数字化器时，明显改进了信噪比。

[0031] 滤波器36可以被配置成对来自数字化器30的数字化后的混频信号34滤波。类似地，滤波器42可以被配置成对来自数字化器32的混频信号40滤波。谐波混频器46和52被配置成分别将滤波后的混频信号38和44与谐波信号48和54混频。在一些实施例中，谐波信号48和54可以在频率和相位方面基本上类似于对应的谐波信号20和26。当谐波信号20和26为模拟信号并且谐波信号48和54是数字信号时，用于这些谐波信号的缩放因子可以彼此相同或类似。输出信号50和56被称为再混频信号50和56。组合器58被配置成将再混频信号50和
56组合成重构输入信号60。在一些实施例中，组合器58可以实现的不止是信号的相加。例如，在组合器58中可以实现平均、滤波、缩放等。

[0032] 滤波器36和42、谐波混频器46和52、谐波信号48和54、组合器58以及其它相关联的元件可以数字地实现。例如，数字信号处理器（DSP）、微处理器、可编程逻辑器件、通用处理器、或者具有所期望的适当外围设备的其它处理系统可以被用来实现数字化后的信号的处理的功能性。在完全集成与全部分立部件之间的任何变型可以被用来实现该功能性。

[0033] 使用谐波信号20、26、48和54的一些形式的同步。例如，谐波信号20和26的谐波可以被锁定到与数字化器30和32有关的时钟。在另一示例中，可以数字化谐波信号。因而，一阶谐波将可用于使谐波信号48和54同步。在另一示例中，带外音调（tone）可以被添加到混频信号22和28中的一个或多个。使用34GHz的一阶谐波，可以将19.125GHz和21.25GHz的音调或者34GHz的9/16和10/16添加到混频信号22。由于这些音调位于由滤波器36最终建立的滤波的带宽之外，即取决于过渡带大致为18GHz，所以音调可以对重构信号60具有基本上可忽略的影响。然而，因为音调可以小于奈奎斯特频率，即小于用于50GS/s采样速率的25GHz，所以音调可以通过在滤波之前使用数字化后的混频信号34来获取。不管所使用的技术如何，谐波信号20和26与数字谐波信号48和54之间的相位和频率关系可以维持。

[0034] 图2-8图示了用于图1的测试和测量仪器的ADC系统中的各个信号的频谱分量的示例。参照图1和2，频谱100可以是输入信号12并且因而是分裂信号14的频谱。使用在等式（1）中定义的谐波信号的上述示例，分裂信号14的DC分量通过，如由频谱100所表示的。然而，输入信号12中的频谱100还与频率F1处的一阶谐波混频。所得频谱102是这样的混频的产物。因而，混频信号22包括频谱100和频谱102的分量。此处并且在其它图中，频谱分量被图示为分离的和重叠的，然而实际频谱将是频谱100和102的组合。

[0035] 参照图1和3，频谱110类似地表示由于输入信号12与谐波信号26的DC谐波的混频所致的混频信号28的分量。然而，相比于图2，频谱112具有相对于图2的频谱102的180度相位差。如以上所述，谐波信号26的一阶谐波以180度从谐波信号20的一阶谐波相位偏移。谐波信号26中的该180度相位偏移引起频谱112中的180度相位偏移。180度相位差被图示为虚线。

[0036] 图4和5表示滤波后的混频信号38和44的频谱。在一些实施例中，滤波可以是对应数字化器30和32、滤波器36和42等的固有滤波的功能。尽管在图1中滤波被图示为发生在数字化器36和42之后，但是滤波也可以在其它位置处施行。例如，一些滤波可以发生在数字化之前。可以利用具有数字化器30和32的有效采样速率的一半附近的截止频率的低通滤波器来对混频信号22和28滤波。滤波器36和42的滤波可以添加到这样的固有的和/或所引起的滤波。

[0037] 在一些实施例中，混频信号22和28的净滤波可以导致关于谐波信号20和26的一阶谐波的频率的一半基本上互补的频率响应。也就是说，在高于频率F1/2的给定偏置处的频率响应和在低于频率F1/2的给定偏置处的频率响应可以相加为一。尽管已经将一用作示例，但是可以按照期望使用其它值，诸如用于信号的缩放。此外，上述示例被描述为理想情形。也就是说，所实现的滤波可以具有不同响应以计及非理想分量、校准等。

[0038] 在频率响应的特别示例中，使用34GHz的上述F1，频率F1/2可以为17GHz。从DC到16GHz，频率响应可以为一。从16-18GHz，频率响应可以从1到0线性地改变，并在17GHz处穿过1/2。

[0039] 表示滤波后的混频信号38的图4中的所得频谱分量包括频谱100的较低频部分（由频谱120图示）和频谱102的较低频部分（由频谱122图示）。要指出的是，由于混频，频谱122包括频谱100的较高子带的频率分量，但是在频率上逆转。类似地，图5的频谱分量130和132对应于图3的频谱110和112的较低频分量。频谱112的180度相位关系在频谱132中保留。

[0040] 因此，通过谐波混频，输入信号12的两个子带已经被数字化，尽管子带的跨度将超出与数字化器30和32相关联的奈奎斯特带宽。在该实施例中，每一个混频信号，不管是模拟的、数字的、滤波后的等都包括输入信号12的每一个子带的分量。也就是说，在该示例中，从混频信号22和28到滤波后数字化后的混频信号38和44的每一个信号都包括频谱100的低频子带和高频子带二者。

[0041] 特别地，输入信号12的子带已经频率偏移到基带子带的带宽内。在一些实施例中，输入信号12的每一个子带可以频率偏移到单个子带的带宽内。然而，取决于谐波信号、子带的数目，每一个子带可以不存在于每一个混频信号中。

[0042] 图6和7表示再混频信号50和56的频谱。参照图1和6，频谱表示再混频信号50。如以上所述，滤波后数字化后的混频信号38可以在谐波混频器46中与在频率和相位方面基本上类似于谐波信号20的谐波信号48混频。因此，图4的频谱与DC分量和一阶谐波混频。

[0043] 频谱140和142表示来自图4的频谱120和122与DC分量的混频的频谱。频谱144表示频谱120与一阶谐波的混频的结果。频谱146和148表示图4的频谱122与一阶谐波的混频。

[0044] 类似地，图7表示再混频信号56的频谱。频谱150和152表示DC分量与图5的频谱的混频。频谱154表示谐波信号54的一阶谐波与图5的频谱130的混频。特别地，因为谐波信号54的一阶谐波具有相对180度相位偏移，所以所得频谱154也具有由虚线表示的180度相位偏移。

[0045] 图5的频谱132还与谐波信号54的一阶谐波混频；然而，频谱132已经具有所引起的180度相位偏移。因而，附加的180度相位偏移导致有效的0度相位偏移，其由频谱156和158的实线表示。

[0046] 图8图示图1的重构输入信号60的频谱160。频谱162和164表示形成频谱160的分量子带。频谱166表示来自关于图6和7所描述的混频的附加边带。在该实施例中，频谱166可以被滤波掉；然而，在其它实施例中，子带可以延伸超出一阶谐波频率F1。在这样的实施例中，从较低频子带生成的频谱166可以通过破坏性组合（destructive combination）而被消除。

[0047] 由于再混频信号50和56的分量的相对定相，它们的原始频率范围中的子带构建性地组合，而它们的原始频率范围之外的子带被定相为破坏性地组合。参照图6-8，当组合时，频谱140和150构建性地组合，从而导致频谱162。频谱142和152破坏性地组合为180度异相的频谱。因而，在频谱的基带子带内，其余子带为原始子带。

[0048] 类似地，对于从大致F1/2到F1的子带，频谱146和156构建性地组合成频谱164，而频谱144和154破坏性地组合。频谱148和158构建性地组合成频谱166；然而，频谱166可以被滤波掉，因为其超出在该情形中约小于频率F1的预期输入频率范围。

[0049] 如由频谱162和164所图示的，在频率F1/2周围发生过渡。该过渡是以上参照图4和5所描述的滤波的结果。特别地，频谱162和频谱164的斜率互补。因而，当频谱162和164的频率分量组合时，频谱160的所得部分基本上与原始频谱匹配。

[0050] 因此，通过将输入信号12与各个谐波信号混频，输入信号12的子带可以穿过数字化器的较低带宽。尽管混频信号包括重叠的子带，但是由于谐波信号的定相，子带在如上所述那样组合时构建性地和破坏性地组合以创建输入信号12的基本上精确的表示。

[0051] 图9-12是图1的谐波混频器的示例的框图。在一些实施例中，混频器可以被用来将分裂信号14和16与相应谐波信号20和26混频。可以在所有端口上使DC和基带信号通过的混频器可以被用作谐波混频器。

[0052] 图9A和9B图示了谐波混频器的示例，其可以表示以上所讨论的谐波混频器18、24、46和/或52中的任一个或多个。图9A图示了2路时间交错开关。图9B图示了N路时间交错开关。

[0053] 在这些实施例中，开关180和/或181被配置成接收输入信号182。当使用2路开关180时，输入信号182响应于控制信号188而切换到输出184和186。当使用N路开关181时，输入信号182响应于控制信号188而切换到输出184、186直到第N输出187。例如，开关181可以是三掷开关、四掷开关等、直至N掷开关，开关181使输入信号182在每一个点或输出处花费它的时间的1/N。当添加另外的路径和子带时，谐波信号的谐波可以被适当地定相。在一些实施例中，谐波信号的相对相位偏移可以在相位上以一个时段除以子带数目的时间偏移被间隔开。

[0054] 当脉冲相比总时钟周期变得更短时，谐波内容变得更丰富。例如，对于二路或三路开关，使用零阶谐波（DC）和一阶谐波。对于四路或五路开关，可以使用零阶谐波、一阶谐波和二阶谐波。对于六路或七路开关，可以使用零阶谐波、一阶谐波、二阶谐波和三阶谐波。随着N的增加，脉冲变得更窄，由此生成更丰富的谐波内容。控制信号188可以是具有一阶谐波的基频或者其它适当的谐波频率的信号，如以上所述。

[0055] 输入信号182的所有带通过所有路径，即去往每一个输出路径（例如184、186直到第N输出187）。

[0056] 例如，参照开关180，控制信号188可以是具有34GHz的基频的方波。作为切换的结果，输出184将在控制信号的半周期期间接收输入信号182并且将在相对的半周期期间大致为零。实际上，输出184是输入信号182乘以以34GHz在零与一之间振荡的方波。这样的方波可以由等式（3）表示

[0057] 。

[0058] 等式（3）是这样的方波的泰勒级数展开。列出了DC和前两个谐波。此处F1为34GHz。尽管分量的量值不同，但是等式（1）和（3）包括类似谐波。

[0059] 输出186类似于输出184；然而，输入信号182在其内路由到输出186的时间段相对于输出184逆转。效果再次类似于将输入信号182与由等式（4）限定的方波相乘[0060] 。

[0061] 类似于等式（3），等式（4）类似于在以上等式（2）中描述的谐波信号。因而，开关180的切换的乘法效果基本上类似于以上描述的分裂信号与谐波信号的混频。此外，在该示例中，开关可以充当分裂器10与谐波混频器18和24二者。然而，在其它实施例中，开关180可以是单刀单掷开关并且充当单个谐波混频器。

[0062] 尽管DC分量和一阶谐波的相对量值不同，但是这样的非平衡可以通过适当路径中的补偿滤波器而校正。例如，上述在频率F1/2与频率F1之间的子带可以具有在组合器58中的重组合期间应用的不同于基带子带的增益。

[0063] 此外，以上等式（3）和（4）还列出三阶谐波。在一些实施例中，三阶谐波可能是期望的。然而，如果并非如此，则这样的谐波的影响可以利用适当滤波来补偿。例如，输入信号12可以被滤波以移除频率F1以上的频率分量。因而，这样的频率分量将不会存在来与3*F1处的频率混频。此外，在数字化器之前的滤波可以移除原本可能由于混叠而影响数字化后的信号的任何较高阶频率分量。

[0064] 如果由于模拟失配而导致交错错误，则可以做出硬件调整以用于混频时钟幅度和相位。该调整然后可以被校准以最小化交错失配杂散（spurs）。可替换地，或者附加于上述方案，硬件失配可以被表征，并且线性的时变校正滤波器可以被用来消去交错杂散。另外，在一些情形中，开关可能不总是完美地操作。例如，出错的开关可能在一个方向上花费比其它方向更多的时间，由此引起歪斜的占空比。数字谐波混频器46和52可以被配置成通过对数字谐波信号48和/或54的幅度或相位做出微小调整而补偿可能存在于模拟谐波信号20和/或26中的相位或幅度误差。

[0065] 图10是另一谐波混频器的示例。切换电路200被配置成响应于控制信号206而将两个输入信号202和204可替换地切换到输出208和210。控制信号206再次可以是方波或其它类似的信号以使得切换电路200的开关能够切换。在控制信号206的半周期期间，输入信号202切换到输出208而输入信号204切换到输出210。在另一半周期期间，输入信号202切换到输出210而输入信号204切换到输出208。

[0066] 在一些实施例中，输入信号204可以是输入信号202的逆转和缩放版本。这样的输入和上述切换的结果是DC和其它谐波从上文参照图9A的开关180所描述的水平的再平衡。例如，输入信号204可以是输入信号202的部分逆转版本。代替于用图9A的开关180在1和0之间切换，输出208和210的有效输出可以例如在1和 之间切换。因而，可以按照期望调整幅度和DC水平以创建谐波之间的期望平衡。

[0067] 图11图示了谐波混频器的可替换示例。谐波混频器170包括分裂器172、混频器175和组合器177。分裂器172被配置成将输入信号171分裂成信号173和174。信号174是至组合器177的输入。因为信号174没有与另一信号混频，所以信号174可以充当上述谐波混频器的DC分量。

[0068] 信号173是至混频器175的输入。信号176与信号173混频。在一些实施例中，信号176可以是单个谐波，诸如上述频率F1。如果期望附加的谐波，则可以提供附加的混频器并且相应输出在组合器177中组合。

[0069] 在另一实施例中，信号176可以包括多个谐波。只要混频器175的端口的带宽可以容纳期望的频率范围，就可以使用单个混频器175。然而，由于上述谐波信号的DC分量通过不同路径传递到组合器177，所以接收信号173和176的混频器的端口不需要对DC操作。因此，可以使用更广泛的多种多样的混频器。一旦信号179和174在组合器177中组合，输出信号178就可以基本上类似于上述混频信号。

[0070] 在一些实施例中，分裂器172可以但不需要对称地分裂输入信号171。例如，输出信号174的分裂器的侧可以具有上述滤波截止频率处或以上的带宽。输出信号173的分裂器172的侧可以具有以信号176的谐波为中心的频率范围以及是上述滤波截止频率的两倍或更大的带宽。换言之，分裂器172的频率响应不需要对于每一个路径都相等并且可以按照期望进行定制。

[0071] 图12是图9A的一般拓扑的谐波混频器的另一示例。在该实施例中，谐波信号224可以通过变压器225输入到类似于混频器的二极管环220。输入信号222可以输入到变压器225的分接头。因此，取决于谐波信号224，输入信号222可以在输出226和228之间切换。例如，谐波信号224要么在变压器的底部为正并且顶部为负时使左二极管227接通，要么在变压器的极性为相反时使右二极管229接通。以此方式，输入信号222交替地路由到输出228和输出226。在一些实施例中，可以使用附加的二极管环来终止输出和/或拒绝输入信号222的子带的逆转部分以实现较高增益，补偿非平衡谐波等，如图10的拓扑中那样。

[0072] 在一些实施例中，实现了两个路径和两个重叠的子带。然而，如上文所提及的，可以使用任何数目的路径和子带。在这样的实施例中，所使用的谐波的数目可以等于一加上子带数目的一半，向下取整，其中DC作为零阶谐波被包括。例如，对于三个子带，仅可以使用两个谐波。使用上述频率范围作为示例，一阶谐波可以将高于频率F1的频率频率偏移到基带子带。谐波信号的一阶谐波可以以120度相对相位偏移被定相。

[0073] 因此，当子带在组合器58中的组合期间处于恰当频率范围中时，子带频谱将具有相同相位偏移，诸如0度相对相位偏移。相比而言，非正确频率范围中的子带的三个分量将在相位方面相互偏置120度。所得频谱将破坏性地组合以消除非正确子带。当添加另外的路径和子带时，谐波信号的谐波可以被适当地定相。在一些实施例中，谐波信号的相对相位偏移可以在相位方面以一个时段除以子带数目的时间偏移间隔开。

[0074] 尽管已经在上文描述了其中数字化后的信号可以基本上即刻被处理的实施例，但是在数字化之后的这样的处理可以按照期望被推延。例如，来自数字化器30和32的数字化后的数据可以存储在存储器中以用于后续的处理。

[0075] 图11的谐波混频器170可以利用硬件配置来实现，其允许使用现成部件从DC到非常宽的带宽的操作。

[0076] 图13示出使用现成部件的图11的谐波混频器170的一个实施例。在图13中示出的谐波混频器1300是DC到宽带宽的谐波混频器。谐波混频器1300接收输入信号1302。输入信号1302然后在功率分配器或分裂器1304中分裂成第一路径1306上的第一信号和第二路径1308上的第二信号。每一个路径1306和1308包括存在于输入信号1302中的所有频率，包括DC。如以下进一步详细描述的，功率分配器1304可以将输入信号1302划分到多于两个的路径中。

[0077] 还被称为频率转变路径的第一路径1306包括多个现成部件。例如，如图13中所看到的，第一路径1306上的第一信号在混频器1316处被混频之前行进通过衰减器1310、高通滤波器1312、放大器1314。衰减器1310可以例如为-3dB衰减器。衰减器1310提供输入隔离并且帮助至高通滤波器1312的低带输入上的阻抗匹配。高通滤波器1312防止向下混频到低带的高带在相反方向上在通路上行进以及在混频器1316的输入处出现。放大器1314增加第一信号在被应用到混频器1316之前的幅度。放大器1314需要仅在1/2最小本地振荡器（LO）频率（不算DC）直到设计意图使其通过的最大频率的范围之上操作。

[0078] 混频器1316还接收来自LO（未示出）的谐波信号1318。该谐波信号行进通过带通滤波器3120以防止诸如来自频率乘法器电路的其它谐波进入混频器1316。这可以是多带滤波器以便仅使每一个期望的输入谐波而不是其它谐波通过。谐波信号1318还通过-3dB衰减器1322以提供隔离并且帮助针对应用到第一路径1306中的混频器的LO输入的LO谐波的阻抗匹配。

[0079] 来自衰减器1322的谐波信号1318与第一路径1306上的第一信号在混频器1316中混频。混频器1316输出混频信号1324，其在输入到组合器1330之前通过另一-3dB衰减器1326和低通滤波器1328。低通滤波器1328具有大于或等于要使用的1/2最低LO频率的带宽。
低通滤波器1328防止馈送通过混频器1316的LO谐波出现在总谐波混频器1300的最终输出
1332中。

[0080] 在还被称为1.0通路的第二路径1308中，第二信号通过-6dB衰减器1334和刚性同轴线缆延迟部1336。衰减器1334帮助保持第二路径1308与第一路径1306之间的衰减一致。刚性同轴线缆延迟部1336将第二路径1308上的第二信号传递到功率组合器1330。刚性同轴线缆延迟部1336还提供正确延迟以允许第二路径1308上的第二信号与第一路径1306上的第一信号同时到达组合器。

[0081] 功率组合器1330在该实施例中为二路功率组合器。功率组合器1330将来自第二路径1308上的刚性同轴线缆延迟部1336的输出与来自第一路径1306上的低通滤波器1328的输出组合并且将输出信号1332输出。功率组合器1330覆盖从DC到数字化器的1/2采样速率的带宽。如以下更详细讨论的，功率组合器还可以是M路组合器，其中M为在谐波混频器中使用的路径数目。

[0082] 图14示出用于谐波混频器的替代性实施例。在图14中示出的实施例类似于在图13中示出的实施例，除谐波混频器1400现在包括两个放大器1402和1404以缓冲第一路径1306上的第一信号和第二路径1308上的第二信号之外。第一路径1306和第二路径1308上的放大器1402和1404分别将系统增益增加到零，使得0dBm的输入信号将导致接近0dBm的输出信号。放大器1402和1404还缓冲在相反方向上通过功率组合器1330的信号。

[0083] 图15示出谐波混频器的又另一实施例。在该配置中，放大器1404已经被移动以代替衰减器1334。

[0084] 图16图示了利用三路功率组合器1600的实施例。在该实施例中，功率分配器1602将输入信号1302分裂成三个信号：第一路径1306上的第一信号、第二路径1308上的第二信号以及第三路径1604上的第三信号。第一和第二路径1306和1308与图14中示出的那些相同。因此，不再关于图16讨论这些路径。

[0085] 第三路径1604与第一路径1306相同，并且也被称为第二频率转变路径。然而，谐波信号1618不同于谐波信号1318。可以按照期望将附加的频率转变路径添加到谐波混频器1300。

[0086] 第三路径1604包括第一路径1306的所有部件。也就是说，第三路径1604包括衰减器1610、高通滤波器1612、放大器1614、混频器1616、谐波信号1618、带通滤波器1620、另一衰减器1622、混频信号1624、第三衰减器1626、低通滤波器1628和第二放大器1606。

[0087] 图13-16中的输出信号可以使用以下公式来计算。混频器的输出信号等于输入信号乘以本地振荡器，如等式（5）中所示：

[0088] IF=RF·LO，其中IF是输出信号，RF是输入信号。（5）

[0089] 等式（5）可以利用LO的频率再写，如等式（6）中所示：

[0090]

[0091] 等式6中的M是多路交错配置所需要的谐波的最大数目。

[0092] H1、H2和HM可以在一阶混频频率F1方面被写为如等式（7），（8）和（9）中所示：

[0093]

[0094] 。

[0095] 图13-16的实施例使用不对DC操作的标准三重平衡混频器。然而，LO输入谐波集合中的1.0项在与输入信号相乘时使输入信号直接通过混频器而没有频率转变。因而，使用输入处的功率分配器或分裂器1302和输出处的功率组合器1330来实现1.0项。因此，该项被应用在输入处，尽管其并不物理地存在于输入处。输入信号直接通过谐波混频器。

[0096] H1和H2以及更高阶的谐波作为谐波信号1318和1618被馈送。这些项施行频率转变，其将多个带向下混叠为基带。因而，这些带彼此重叠并且覆盖DC直到谐波混频器输出将被馈送到的数字化器的1/2采样速率那样大的范围。

[0097] 当至混频器1316和1616的LO输入和输入信号不需要对DC操作时，对于3路、4路和更高的交错因子，谐波混频器的输出不需要对DC操作。然而，对于2路交错设计，输出不需要对DC操作。图13-16的谐波混频器从DC到输入信号处所期望的最高频率进行操作。包括暗含的1.0项的LO输入必须在实质相同范围之上操作。输出必须从DC直至如混频器将被馈送到的数字化器的采样速率的1/2那么大进行操作。

[0098] 可以添加附加的频率转变路径，如以上讨论的图16中所示的。频率转变路径的添加允许通过使用多个混频器实现更宽的带宽。每一个混频器（例如图16中的混频器1316和1616）覆盖输入信号频谱的不同部分。图16的一个混频器和放大器仅需要在25GHz到50GHz的输入频谱范围之上操作。用于另一路径的混频器和放大器必须在50GHz到75GHz的范围之上操作。这些混频器在市场上可以找到，而不能找到从25GHz到100GHz操作的混频器。可以添加第四路径或第三转变路径（未示出）以覆盖75GHz到100GHz的范围。路径将具有与如上所讨论的第一路径1305和第三路径1604处的相同配置。

[0099] 图13-16中的谐波混频器还可以在谐波时间交错（HTI）系统中使用，而不是在以上所讨论的异步时间交错系统中使用。实际上，图13-16的谐波混频器可以在要求从DC到非常高的带宽进行操作的任何系统中使用。

[0100] 尽管已经关于图13-16讨论了特定值，但是这些值是作为示例示出的。可以基于可用部分、成本权衡等来调整特定增益和损失。同样地，带宽值可以被适配成满足市场需求。

[0101] 此外，尽管已经将数字滤波、混频和组合描述为分立操作，但是这样的操作可以组合、并入到其它功能中等。此外，因为上述讨论假定理想部件，所以可以适当地将附加补偿引入到这样的处理中以校正非理想部件。此外，当处理数字化后的信号时，改变频率范围、混频等可以导致表示这样的改变的较高采样速率。数字化后的信号可以适当地被上采样、插值等。

[0102] 另一实施例包括体现在计算机可读介质上的计算机可读代码，其在被执行时使计算机施行上述操作中的任一个。如此处所使用的，计算机是可以执行代码的任何设备。微处理器、可编程逻辑器件、多处理器系统、数字信号处理器、个人计算机等都是这样的计算机的示例。在一些实施例中，计算机可读介质可以是有形计算机可读介质，其被配置成以非暂态方式存储计算机可读代码。

[0103] 尽管已经描述了特定实施例，但是将了解的是，本发明的原理不限于这些实施例。可以做出变型和修改而不脱离如所附权利要求中所阐述的本发明的原理。