一种子模块拓扑，包括第一电容组(C1)和第二电容组(C2)，以及第一全控型半导体器件(T1)，第二全控型半导体器件(T2)，第三全控型半导体器件(T3)，第四全控型半导体器件(T4)，第五全控型半导体器件(T5)，第六全控型半导体器件(T6)，第七全控型半导体器件(T7)，第八全控型半导体器件(T8)。
1.一种子模块拓扑，其特征在于：所述的子模块拓扑包括第一电容组(C1)、第二电容组(C2)、第一全控型半导体器件(T1)、第二全控型半导体器件(T2)、第三全控型半导体器件(T3)、第四全控型半导体器件(T4)、第五全控型半导体器件(T5)、第六全控型半导体器件(T6)、第七全控型半导体器件(T7)，以及第八全控型半导体器件(T8)；
所述的第一全控型半导体器件(T1)、第二全控型半导体器件(T2)和第一电容组(C1)组成第一半桥子单元(11)；第一全控型半导体器件(T1)的集电极与第一电容组(C1)的正极连接，该连接点作为第一半桥子单元(11)的第一引出端子(1)；第一全控型半导体器件(T1)的发射极与第二全控型器件(T2)的集电极连接，该连接点作为第一半桥子单元(11)的第二引出端子(2)；第二全控型器件(T2)的发射极与第一电容组(C1)的负极连接，该连接点作为第一半桥子单元(11)的第三引出端子(2)；
所述的第四全控型半导体器件(T4)、第五全控型半导体器件(T5)和第二电容组(C2)组成第二半桥子单元(12)；第四全控型半导体器件(T4)的集电极与第二电容组(C2)的正极连接，该连接点作为第二半桥子单元(12)的第一引出端子(4)；第四全控型半导体器件(T4)的发射极与第五全控型半导体器件(T5)的集电极连接，该连接点作为第二半桥子单元(12)的第二引出端子(5)；第五全控型半导体器件(T5)的发射极与第二电容组(C2)的负极连接，该连接点作为第二半桥子单元(12)的第三引出端子(6)；
第六全控型半导体器件(T6)的发射极(10)与第二半桥子单元(12)的第三引出端子(6)连接，第六全控型半导体器件(T6)的集电极(9)与第一半桥子单元(11)的第一引出端子(1)连接；第三全控型半导体器件(T3)的发射极与第一半桥子单元(11)的第三引出端子(3)连接；第三全控型半导体器件(T3)的集电极与第二半桥子单元(12)的第一引出端子(4)连接；
第一半桥子单元(11)的第二引出端子(2)与第七全控型半导体器件(T7)的发射极连接，第七全控型半导体器件(T7)的集电极作为子模块拓扑的第一引出端子(7)；
第二半桥子单元(12)的第二引出端子(5)与第八全控型半导体器件(T8)的集电极连接，第八全控型半导体器件(T8)的发射极作为子模块拓扑的第二引出端子(8)；
所述子模块拓扑的第一引出端子(7)与子模块拓扑的第二引出端子(8)的电压差为子模块的输出电压；
当需要子模块的输出电压等于第一电容组(C1)正极与负极的电压差和第二电容组(C2)正极与负极电压差之和时，第七全控型半导体器件(T7)、第一全控型半导体器件(T1)、第三全控型半导体器件(T3)、第五全控型半导体器件(T5)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组(C1)正极与负极的电压差时，第七全控型半导体器件(T7)、第一全控型半导体器件(T1)、第三全控型半导体器件(T3)、第四全控型半导体器件(T4)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第二电容组(C2)正极与负极的电压差时，第七全控型半导体器件(T7)、第二全控型半导体器件(T2)、第三全控型半导体器件(T3)、第五全控型半导体器件(T5)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于零时，第七全控型半导体器件(T7)、第二全控型半导体器件(T2)、第三全控型半导体器件(T3)、第四全控型半导体器件(T4)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组(C1)负极与正极的电压差时，第七全控型半导体器件(T7)、第二全控型半导体器件(T2)、第六全控型半导体器件(T6)、第五全控型半导体器件(T5)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第二电容组(C2)负极与正极的电压差时，第七全控型半导体器件(T7)、第一全控型半导体器件(T1)、第六全控型半导体器件(T6)、第四全控型半导体器件(T4)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组(C1)负极与正极的电压差与第二电容组(C2)负极与正极的电压差之和时，第七全控型半导体器件(T7)、第二全控型半导体器件(T2)、第六全控型半导体器件(T6)、第四全控型半导体器件(T4)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断。
2.按照权利要求1所述的子模块拓扑，其特征在于：所述子模块拓扑的第一引出端子(7)与子模块拓扑的第二引出端子(8)的电压差为子模块的输出电压；
当需要子模块的输出电压等于零时，第七全控型半导体器件(T7)、第一全控型半导体器件(T1)、第六全控型半导体器件(T6)、第五全控型半导体器件(T5)、第八全控型半导体器件(T8)导通，其他全控型半导体器件关断。
3.按照权利要求1所述的子模块拓扑，其特征在于：在有故障电流流过所述子模块时，将第一全控型半导体器件(T1)、第二全控型半导体器件(T2)、第三全控型半导体器件(T3)、第四全控型半导体器件(T4)、第五全控型半导体器件(T5)、第六全控型半导体器件(T6)、第七全控型半导体器件(T7)，以及第八全控型半导体器件(T8)关断，使电流无论从子模块第一引出端子(7)流入还是从第二引出端子(8)流入，均只能从第一电容组(C1)和第二电容组(C2)的正极流入，负极流出。
4.按照权利要求1所述的子模块拓扑，其特征在于：所述的子模块拓扑的第七全控型半导体器件(T7)和第八全控型半导体器件(T8)由导线代替；
当所述的子模块采用这种组成方式时，对该子模块的控制方法如下：
子模块拓扑的第一引出端子(7)与子模块拓扑的第二引出端子(8)的电压差为子模块的输出电压；
当需要子模块的输出电压等于第一电容组正极与负极的电压差和第二电容组正极与负极电压差之和时，第一全控型半导体器件(T1)、第三全控型半导体器件(T3)和第五全控型半导体器件(T5)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组(1)正极与负极的电压差时，第一全控型半导体器件(T1)、第三全控型半导体器件(T3)和第四全控型半导体器件(T4)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第二电容组(C2)正极与负极的电压差时，第二全控型半导体器件(T2)、第三全控型半导体器件(T3)和第五全控型半导体器件(T5)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于零时，第二全控型半导体器件(T2)、第三全控型半导体器件(T3)和第四全控型半导体器件(T4)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组负极与正极的电压差时，第二全控型半导体器件(T2)、第六全控型半导体器件(T6)和第五全控型半导体器件(T5)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第二电容组负极与正极的电压差时，第一全控型半导体器件(T1)、第六全控型半导体器件(T6)和第四全控型半导体器件(T4)导通，其他全控型半导体器件关断；
当需要子模块的输出电压等于第一电容组(C1)负极与正极的电压差与第二电容组(C2)负极与正极的电压差之和时，第二全控型半导体器件(T2)、第六全控型半导体器件(T6)和第四全控型半导体器件(T4)导通，其他全控型半导体器件关断。
5.按照权利要求4所述的子模块拓扑，其特征在于：当需要所述子模块的输出电压等于零时，所述的第一全控型半导体器件(T1)、第六全控型半导体器件(T6)第五全控型半导体器件(T5)导通，其他全控型半导体器件关断。
6.按照权利要求1所述的子模块拓扑，其特征在于：所述的第一全控型半导体器件(T1)，第二全控型半导体器件(T2)，第三全控型半导体器件(T3)，第四全控型半导体器件(T4)，第五全控型半导体器件(T5)，第六全控型半导体器件(T6)，第七全控型半导体器件(T7)和第八全控型半导体器件(T8)由全控型半导体器件串并联组成，所述的第一电容组(C1)和第二电容组(C2)由电容串并联组成。
一种子模块拓扑
技术领域
[0001] 本发明涉及一种模块化换流器子模块拓扑。
背景技术
[0002] 利用换流器自身控制实现直流侧故障的自清除，无需机械设备动作，故系统恢复很快，寻找具有直流故障穿越能力的新型换流器是目前学术界和工业界的研究热点。2010年ALSTOM公司在国际大电网会议上提出了多种结合传统两电平换流器和MMC结构特点的混合式换流器，其中桥臂交替导通多电平换流器和混合级联多电平换流器均具有直流故障穿越能力。但是采用全桥子单元使其子单元数量较多，且全控型半导体器件使用数量较多。
发明内容
[0003] 本发明的目的是克服现有技术的缺点，提出一种子模块拓扑。
[0004] 本发明子模块拓扑包括第一电容组和第二电容组，以及第一全控型半导体器件，第二全控型半导体器件，第三全控型半导体器件，第四全控型半导体器件，第五全控型半导体器件，第六全控型半导体器件，第七全控型半导体器件，以及第八全控型半导体器件。
[0005] 其中第一全控型半导体器件、第二全控型半导体器件和第一电容组组成第一半桥子单元。第一全控型半导体器件的集电极与第一电容组的正极连接，连接点作为第一半桥子单元的第一引出端子；第一全控型半导体器件的发射极与第二全控型器件的集电极连接，连接点作为第一半桥子单元的第二引出端子。第二全控型器件的发射极与第一电容组的负极连接，连接点作为第一半桥子单元的第三引出端子。
[0006] 第四全控型半导体器件、第五全控型半导体器件和第二电容组组成第二半桥子单元。第四全控型半导体器件的集电极与第二电容组的正极连接，连接点作为第二半桥子单元的第一引出端子；第四全控型半导体器件的发射极与第五全控型半导体器件的集电极连接，连接点作为第二半桥子单元的第二引出端子；第五全控型半导体器件的发射极与第二电容组的负极连接，连接点作为第二半桥子单元的第三引出端子。
[0007] 第六全控型半导体器件的发射极与第二半桥子单元的第三引出端子连接，第六全控型半导体器件的集电极与第一半桥子单元的第一引出端子连接。第三全控型半导体器件的发射极与第一半桥子单元的第三引出端子连接。第三全控型半导体器件的集电极与第二半桥子单元的第一引出端子连接。
[0008] 第一半桥子单元的第二引出端子与第七全控型半导体器件的发射极连接，第七全控型半导体器件的集电极作为子模块拓扑的第一引出端子。
[0009] 第二半桥子单元的第二引出端子与第八全控型半导体器件的集电极连接，第八全控型半导体器件的发射极作为子模块拓扑的第二引出端子。
[0010] 子模块拓扑的第一引出端子与子模块拓扑的第二引出端子的电压差为子模块的输出电压。
[0011] 当需要子模块的输出电压等于第一电容组正极与负极的电压差和第二电容组正极与负极电压差之和时，第七全控型半导体器件、第一全控型半导体器件、第三全控型半导体器件、第五全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0012] 当需要子模块的输出电压等于第一电容组正极与负极的电压差时，第七全控型半导体器件、第一全控型半导体器件、第三全控型半导体器件、第四全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0013] 当需要子模块的输出电压等于第二电容组正极与负极的电压差时，第七全控型半导体器件、第二全控型半导体器件、第三全控型半导体器件、第五全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0014] 当需要子模块的输出电压等于零时，第七全控型半导体器件、第二全控型半导体器件、第三全控型半导体器件、第四全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0015] 当需要子模块的输出电压等于第一电容组负极与正极的电压差时，第七全控型半导体器件、第二全控型半导体器件、第六全控型半导体器件、第五全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0016] 当需要子模块的输出电压等于第二电容组负极与正极的电压差时，第七全控型半导体器件、第一全控型半导体器件、第六全控型半导体器件、第四全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0017] 当需要子模块的输出电压等于第一电容组负极与正极的电压差与第二电容组负极与正极的电压差之和时，第七全控型半导体器件、第二全控型半导体器件、第六全控型半导体器件、第四全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0018] 当需要子模块的输出电压等于零时，对本发明子模块还有另外一种控制方式：第七全控型半导体器件、第一全控型半导体器件、第六全控型半导体器件、第五全控型半导体器件、第八全控型半导体器件导通，其他全控型半导体器件关断。
[0019] 在有故障电流流过子模块时，将所有全控型半导体器件关断，使电流无论从子模块第一引出端子流入还是从第二引出端子流入均只能从电容组的正极流入，负极流出，所有电容组均可以接入故障电流通路中起到阻断故障电流的作用。
[0020] 所述的第一全控型半导体器件，第二全控型半导体器件，第三全控型半导体器件，第四全控型半导体器件，第五全控型半导体器件，第六全控型半导体器件，第七全控型半导体器件，以及第八全控型半导体器件可以由多个全控型半导体器件串并联组成，也可以由单个全控型半导体器件组成，所述的第一电容组和第二电容组由多个电容串并联组成，也可以由单个电容组成，电容两端均可以并联电阻。
[0021] 所述的第七全控型半导体器件，第八全控型半导体器件可以由导线代替。即第一半桥子单元的第二引出端子作为所述的子模块的第一引出端子，第二半桥子单元的第二引出端子作为所述的子模块的第二引出端子。采用这种结构实现方式时，对本发明子模块的控制方式如下：
[0022] 当需要子模块的输出电压等于第一电容组正极与负极的电压差和第二电容组正极与负极电压差之和时，第一全控型半导体器件、第三全控型半导体器件、第五全控型半导体器件导通，其他全控型半导体器件关断。
[0023] 当需要子模块的输出电压等于第一电容组正极与负极的电压差时，第一全控型半导体器件、第三全控型半导体器件、第四全控型半导体器件导通，其他全控型半导体器件关断。
[0024] 当需要子模块的输出电压等于第二电容组正极与负极的电压差时，第二全控型半导体器件、第三全控型半导体器件、第五全控型半导体器件导通，其他全控型半导体器件关断。
[0025] 当需要子模块的输出电压等于零时，第二全控型半导体器件、第三全控型半导体器件、第四全控型半导体器件导通，其他全控型半导体器件关断。
[0026] 当需要子模块的输出电压等于第一电容组负极与正极的电压差时，第二全控型半导体器件、第六全控型半导体器件、第五全控型半导体器件导通，其他全控型半导体器件关断。
[0027] 当需要子模块的输出电压等于第二电容组负极与正极的电压差时，第一全控型半导体器件、第六全控型半导体器件、第四全控型半导体器件导通，其他全控型半导体器件关断。
[0028] 当需要子模块的输出电压等于第一电容组负极与正极的电压差与第二电容组负极与正极的电压差之和时，第二全控型半导体器件、第六全控型半导体器件、第四全控型半导体器件导通，其他全控型半导体器件关断。
[0029] 当需要子模块的输出电压等于零时，还有另外一种控制方式：第一全控型半导体器件、第六全控型半导体器件、第五全控型半导体器件导通，其他全控型半导体器件关断。
[0030] 综上所述，按照本文所述的结构和控制方法，本文所述的子模块拓扑如果第七全控型半导体器件，第八全控型半导体器件可以由导线代替。单个模块6个全控型半导体器件，就可以输出五种输出电压。
[0031] 本发明的优点：
[0032] a.与半桥MMC或者两电平逆变器相比，具备直流侧故障处理能力；
[0033] b.与全桥MMC拓扑或者AAMC拓扑相比，能够降低子模块数量；
[0034] c.与全桥MMC子单元拓扑相比，能够降低损耗。
附图说明
[0035] 图1为本发明的具体实施例1中的电路原理图；
[0036] 图2为本发明的具体实施例2中的电路原理图；
[0037] 图3为本发明的具体实施例3中的电路原理图；
[0038] 图4为本发明的具体实施例4中的电路原理图。
具体实施方式
[0039] 下面结合附图及具体实施方式对本发明作进一步说明。
[0040] 一种子模块拓扑，包括第一电容组C1和第二电容组C2，以及第一全控型半导体器件T1，第二全控型半导体器件T2，第三全控型半导体器件T3，第四全控型半导体器件T4，第五全控型半导体器件T5，第六全控型半导体器件T6，第七全控型半导体器件T7，第八全控型半导体器件T8。
[0041] 其中第一全控型半导体器件T1、第二全控型半导体器件T2和第一电容组C1组成第一半桥子单元11。第一全控型半导体器件T1的集电极与第一电容组C1的正极连接，该连接点作为第一半桥子单元11的第一引出端子1，第一全控型半导体器件T1的发射极与第二全控型器件T2的集电极连接，该连接点作为第一半桥子单元11的第二引出端子2。第二全控型器件T2的发射极与第一电容组C1的负极连接，该连接点作为第一半桥子单元11的第三引出端子2。
[0042] 第四全控型半导体器件T4、第五全控型半导体器件T5和第二电容组C2组成第二半桥子单元12。第四全控型半导体器件T4的集电极与第二电容组C2的正极连接，该连接点作为第二半桥子单元12的第一引出端子4，第四全控型半导体器件T4的发射极与第五全控型半导体器件T5的集电极连接，该连接点作为第二半桥子单元12的第二引出端子5，第五全控型半导体器件T5的发射极与第二电容组C2的负极连接，该连接点作为第二半桥子单元12的第三引出端子6。
[0043] 第六全控型半导体器件T6的发射极10与第二半桥子单元12的第三引出端子6连接，第六全控型半导体器件T6的集电极9与第一半桥子单元11的第一引出端子1连接。第三全控型半导体器件T3的发射极与第一半桥子单元11的第三引出端子3连接。第三全控型半导体器件T3的集电极与第二半桥子单元12的第一引出端子4连接。
[0044] 第一半桥子单元11的第二引出端子2与第七全控型半导体器件T7的发射极连接，第七全控型半导体器件T7的集电极作为子模块拓扑的第一引出端子7。
[0045] 第二半桥子单元12的第二引出端子5与第八全控型半导体器件T8的集电极连接，第八全控型半导体器件T8的发射极作为子模块拓扑的第二引出端子8。
[0046] 子模块拓扑的第一引出端子7与该子模块拓扑的第二引出端子8的电压差为该子模块的输出电压。
[0047] 当需要子模块的输出电压等于第一电容组C1正极与负极的电压差和第二电容组C2正极与负极电压差之和时，第七全控型半导体器件T7、第一全控型半导体器件T1、第三全控型半导体器件T3、第五全控型半导体器件T5、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0048] 当需要子模块的输出电压等于第一电容组C1正极与负极的电压差时，第七全控型半导体器件T7、第一全控型半导体器件T1、第三全控型半导体器件T3、第四全控型半导体器件T4、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0049] 当需要子模块的输出电压等于第二电容组C2正极与负极的电压差时，第七全控型半导体器件T7、第二全控型半导体器件T2、第三全控型半导体器件T3、第五全控型半导体器件T5、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0050] 当需要子模块的输出电压等于零时，第七全控型半导体器件T7、第二全控型半导体器件T2、第三全控型半导体器件T3、第四全控型半导体器件T4、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0051] 当需要子模块的输出电压等于零时，还有另外一种控制方式：第七全控型半导体器件T7、第一全控型半导体器件T1、第六全控型半导体器件T6、第五全控型半导体器件T5、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0052] 当需要子模块的输出电压等于第一电容组C1负极与正极的电压差时，第七全控型半导体器件T7、第二全控型半导体器件T2、第六全控型半导体器件T6、第五全控型半导体器件T5、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0053] 当需要子模块的输出电压等于第二电容组C2负极与正极的电压差时，第七全控型半导体器件T7、第一全控型半导体器件T1、第六全控型半导体器件T6、第四全控型半导体器件T4、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0054] 当需要子模块的输出电压等于第一电容组C1负极与正极的电压差与第二电容组C2负极与正极的电压差之和时，第七全控型半导体器件T7、第二全控型半导体器件T2、第六全控型半导体器件T6、第四全控型半导体器件T4、第八全控型半导体器件T8导通，其他全控型半导体器件关断。
[0055] 在有故障电流流过子模块时，将所有全控型半导体器件关断，使电流无论从子模块第一引出端子流入还是从第二引出端子流入均只能从电容组的正极流入，负极流出。
[0056] 所述的第七全控型半导体器件T7，第八全控型半导体器件T8可以由导线代替。即第一半桥子单元的第二引出端子2作为所述的子模块的第一引出端子7，第二半桥子单元的第二引出端子5作为所述的子模块的第二引出端子8。
[0057] 当所述的子模块采用这种组成方式时，控制方法如下：
[0058] 子模块拓扑的第一引出端子7与子模块拓扑的第二引出端子8的电压差为子模块的输出电压。
[0059] 当需要子模块的输出电压等于第一电容组正极与负极的电压差和第二电容组正极与负极电压差之和时，第一全控型半导体器件T1、第三全控型半导体器件T3、第五全控型半导体器件T5导通，其他全控型半导体器件关断。
[0060] 当需要子模块的输出电压等于第一电容组正极与负极的电压差时，第一全控型半导体器件T1、第三全控型半导体器件T3、第四全控型半导体器件T4导通，其他全控型半导体器件关断。
[0061] 当需要子模块的输出电压等于第二电容组正极与负极的电压差时，第二全控型半导体器件T2、第三全控型半导体器件T3、第五全控型半导体器件T5导通，其他全控型半导体器件关断。
[0062] 当需要子模块的输出电压等于零时，第二全控型半导体器件T2、第三全控型半导体器件T3、、第四全控型半导体器件T4导通，其他全控型半导体器件关断。
[0063] 当需要子模块的输出电压等于第一电容组负极与正极的电压差时，第二全控型半导体器件T2、第六全控型半导体器件T6、第五全控型半导体器件T5导通，其他全控型半导体器件关断。
[0064] 当需要子模块的输出电压等于第二电容组负极与正极的电压差时，第一全控型半导体器件T1、第六全控型半导体器件T6、第四全控型半导体器件T4导通，其他全控型半导体器件关断。
[0065] 当需要子模块的输出电压等于第一电容组负极与正极的电压差与第二电容组负极与正极的电压差之和时，第二全控型半导体器件T2、第六全控型半导体器件T6、第四全控型半导体器件T4导通，其他全控型半导体器件关断。
[0066] 当需要子模块的输出电压等于零时，还有另外一种控制方式：第一全控型半导体器件T1、第六全控型半导体器件T6、第五全控型半导体器件T5导通，其他全控型半导体器件关断。
[0067] 所述的第一全控型半导体器件T1，第二全控型半导体器件T2，第三全控型半导体器件T3，第四全控型半导体器件T4，第五全控型半导体器件T5，第六全控型半导体器件T6，第七全控型半导体器件T7，第八全控型半导体器件T8可以由全控型半导体器件串并联组成，也可以由单个全控型半导体器件组成，所述的第一电容组C1第二电容组C2可以由多个电容串并联组成，也可以由单个电容组成，第一电容组C1第二电容组C2两端可以并联电阻。
[0068] 实施例1
[0069] 如图1所示为本发明的实施例1，该子模块拓扑包括第一电容组C1和第二电容组C2，以及第一全控型半导体器件T1，第二全控型半导体器件T2，第三全控型半导体器件T3，第四全控型半导体器件T4，第五全控型半导体器件T5，第六全控型半导体器件T6，第七全控型半导体器件T7和第八全控型半导体器件T8。
[0070] 其中第一全控型半导体器件T1、第二全控型半导体器件T2和第一电容组C1组成第一半桥子单元11。第一全控型半导体器件T1的集电极与第一电容组C1的正极连接，该连接点作为第一半桥子单元11的第一引出端子1，第一全控型半导体器件T1的发射极与第二全控型器件T2的集电极连接，作为第一半桥子单元11的第二引出端子2。第二全控型器件T2的发射极与第一电容组C1的负极连接作为第一半桥子单元11的第三引出端子2。
[0071] 第四全控型半导体器件T4、第五全控型半导体器件T5和第二电容组C2组成第二半桥子单元12。第四全控型半导体器件T4的集电极与第二电容组C2的正极连接，该连接点作为第二半桥子单元12的第一引出端子4，第四全控型半导体器件T4的发射极与第五全控型半导体器件T5的集电极连接，该连接点作为第二半桥子单元12的第二引出端子5，第五全控型半导体器件T5的发射极与第二电容组C2的负极连接，该连接点作为第二半桥子单元12的第三引出端子6。
[0072] 第六全控型半导体器件T6的发射极10与第二半桥子单元12的第三引出端子6连接，第六全控型半导体器件T6的集电极9与第一半桥子单元11的第一引出端子1连接。第三全控型半导体器件T3的发射极与第一半桥子单元11的第三引出端子3连接。第三全控型半导体器件T3的集电极与第二半桥子单元12的第一引出端子4连接。
[0073] 第一半桥子单元11的第二引出端子2与第七全控型半导体器件T7的发射极连接，第七全控型半导体器件T7的集电极作为子模块拓扑的第一引出端子7。
[0074] 第二半桥子单元12的第二引出端子5)与第八全控型半导体器件T8的集电极连接，第八全控型半导体器件T8的发射极作为子模块拓扑的第二引出端子8。
[0075] 实施例2
[0076] 如图2所示为本文的实施例2，所述的第七全控型半导体器件T7，第八全控型半导体器件T8可以由导线代替。即第一半桥子单元的第二引出端子2作为所述的子模块的第一引出端子7，第二半桥子单元的第二引出端子5作为所述的子模块的第二引出端子8。
[0077] 实施例3
[0078] 如图3所示为本文的实施例3，所述的第七全控型半导体器件T7，第八全控型半导体器件T8，第三全控型半导体器件T3，第六全控型半导体器件T6由两个全控型半导体器件串联组成。
[0079] 实施例4
[0080] 如图3所示为本文的实施例4，所述的第七全控型半导体器件T7，第八全控型半导体器件T8由导线代替，第三全控型半导体器件T3，第六全控型半导体器件T6由两个全控型半导体器件串联组成。
