本发明属于电子电路技术领域，具体的说涉及一种用于DC‑DC变换器的纹波补偿控制电路。本发明的电路，采用了一种片内补偿技术，通过对开关节点SW点的电位信息进行处理来产生与电感电流相位一致的交流纹波信息，通过纹波补偿控制电路将其叠加至反馈信号上，从而保证相位滞后的输出电容纹波弱于补偿后的纹波，保证实现系统的稳定工作；同时避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，增大了电路的适用范围。
1.一种用于DC-DC变换器的纹波补偿控制电路，包括纹波产生电路、纹波采样电压电流转换电路和纹波叠加电路；
所述纹波产生电路由由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一电容C1、第二电容C2、第三电容C3、第四电容C4、运算放大器构成；外部输入信号依次通过第一电阻R1、第二电阻R2、第四电阻R4、第五电阻R5后接运算放大器的正向输入端；第一电阻R1和第二电阻R2的连接点通过第一电容C1后接地；第二电阻R2和第四电阻R4的连接点通过第三电阻R3后接地；第四电阻R4和第五电阻R5的连接点通过第二电容C2后接地；第五电阻R5和运算放大器正向输入端的连接点通过第三电容C3后接地；运算放大器的输出与运算放大器的反向输入端相连，并依次通过第六电阻R6和第七电阻R7后接地；第六电阻R6和第七电阻R7的连接点通过第八电阻R8后接纹波采样电压电流转换电路的第一输入端；第八电阻R8与纹波采样电压电流转换电路第一输入端的连接点通过第四电容C4后接地；第二电阻R2、第三电阻R3和第四电阻R4的连接点接纹波采样电压电流转换电路的第二输入端；
所述纹波采样电压电流转换电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一NPN型三极管QN1、第二NPN型三极管QN2、第一PNP型三极管QP1、第二PNP型三极管QP2和第九电阻R9构成；第一PMOS管MP1的源极接电源，其栅极与漏极互连，其栅极接第二PMOS管MP2的栅极，其漏极接第十二PMOS管MP12的源极；第十二PMOS管MP12的栅极和漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一NMOS管MN1的栅极，其源极接地；第一NMOS管MN1的栅极与漏极互连，其漏极接外部电流IB，其源极接地；第二PMOS管MP2的源极接电源，其漏极接第一PNP型三极管QP1的发射极；第一PNP型三极管的基极为纹波采样电压电流转换电路的第一输入端，其集电极接地；第二PMOS管MP2漏极与第一PNP型三极管QP1发射极的连接点接第一NPN型三极管QN1的基极；第一NPN型三极管QN1的集电极接第三PMOS管MP3的漏极，其发射极接第三NMOS管MN3的漏极；第三PMOS管MP3的源极接电源，其栅极和漏极互连；第三NMOS管MN3的栅极与第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第四NMOS管MN4的栅极互连；第三NMOS管MN3的源极接地；第一NPN型三极管QN1发射极与第三NMOS管MN3漏极的连接点通过第九电阻R9后接第二NPN型三极管QN2发射极与第四NMOS管MN4漏极的连接点；第二NPN型三极管QN2的集电极接第四PMOS管MP4的漏极，其基极接第五PMOS管MP5漏极与第二PNP型三极管QP2发射极的连接点；第四PMOS管MP4的源极接电源，其栅极和漏极互连；第二PNP型三极管QP2的基极为纹波采样电压电流转换电路的第二输入端，其集电极接地；第五PMOS管MP5的源极接电源，其栅极接第二PMOS管MP2的栅极；第六PMOS管MP6的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十三PMOS管MP13的源极；第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极，其漏极接第五NMOS管MN5的漏极；第五NMOS管MN5的栅极和漏极互连，其栅极接第六NMOS管MN6的栅极，其源极接地；第六NMOS管MN6的源极接地，其漏极接第十四PMOS管MP14的漏极；第十四PMOS管MP14的源极接第七PMOS管的漏极和第八PMOS管MP8的漏极；第七PMOS管MP7的源极接电源，其栅极接第四PMOS管MP4的栅极；第八PMOS管MP8的源极接电源，其栅极接第五PMOS管MP5的栅极；
第九PMOS管MP9的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十五PMOS管MP15的源极；第十五PMOS管MP15的栅极接第十二PMOS管MP12的栅极，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7的栅极和漏极互连，其栅极接第八NMOS管MN8的栅极，其源极接地；第八NMOS管MN8的源极接地，其漏极接第十六PMOS管MP16的漏极；第十六PMOS管MP16的栅极接第十五PMOS管MP15的栅极，其源极接第十PMOS管MP10的漏极和第十一PMOS管MP11的漏极；第十PMOS管MP10的源极接电源，其栅极接第七PMOS管MP7的栅极；第十一PMOS管MP11的源极接电源，其栅极接第八PMOS管MP8的栅极；第十四PMOS管MP14漏极与第六NMOS管MN6漏极的连接点为纹波采样电压电流转换电路的第一输出端，第十六PMOS管MP16漏极与第八NMOS管MN8漏极的连接点为纹波采样电压电流转换电路的第二输出端；
所述纹波叠加电路由第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21、第二是二PMOS管MP22、第二十三PMOS管MP23、第二十四PMOS管MP24、第二十五PMOS管MP25、第二十六PMOS管MP26、第二十七PMOS管MP27、第二十八PMOS管MP28、第二十九PMOS管MP29、第三十PMOS管MP30、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MMN11、第三PNP型三极管QP3、第四PNP型三极管QP4、第五PNP型三极管QP5、第六PNP型三极管QP6、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第一电流源IB1、第二电流源IB2和第三电流源IB3构成；第十七PMOS管MP17的源极接电源，其栅极和漏极互连，其漏极接第一电流源IB1的正极；第一电流源IB1的负极接地；第十七PMOS管MP17的栅极、第十八PMOS管MP18的栅极和第十九PMOS管MP19的栅极互连；第十八PMOS管MP18的源极接电源，其漏极接第十九PMOS管MP19的漏极；第十九PMOS管MP19的源极接电源，其漏极接第二十PMOS管MP20的漏极；第二十PMOS管MP20的源极接电源，其漏极接第二十一PMOS管MP21的漏极；第二十一PMOS管MP21的源极接电源，其栅极接第二十二PMOS管MP22的栅极，其漏极接第二十八PMOS管MP28的源极；
第二十八PMOS管MP28的栅极接第二十九PMOS管MP29的栅极，其漏极接第六PNP型三极管QP6的发射极；第六PNP型三极管QP6的基极接第九NMOS管MN9的漏极，其集电极接地；第九NMOS管MN9的栅极和漏极互连，其源极接地；第二十二PMOS管MP22的源极接电源，其漏极接第二十九PMOS管MP29的源极；第二十九PMOS管MP29的漏极依次通过第十一电阻R11和第十三电阻R13后接第五PNP型三极管QP5的发射极；第十一电阻R11和第十三电阻R13的连接点接纹波采样电压电流转换电路的第一输出端；第十三电阻R13与第五PNP型三极管QP5发射极的连接点接第二十三PMOS管MP23的漏极；第二十三PMOS管MP23的源极接电源；第五PNP型三级干QP5的基极依次通过第十八电阻R18和第十四电阻R14后接反馈电压VFB，其集电极接地；
第十八电阻R18和第十四电阻R14的连接点通过第二十电阻R20后接第十NMOS管MN10的漏极；第十NMOS管MN10的栅极、第十一NMOS管MN11的栅极和第九NMOS管MN9的栅极互连；第十NMOS管MN10的源极接地；第十一NMOS管MN11的漏极依次通过第二十一电阻R21和第十六电阻R16后接基准电压Vref，其源极接地；第二十一电阻R21和第十六电阻R16的连接点通过第五电容C5接第十八电阻R18和第十四电阻R14的连接点；第二十一电阻R21和第十六电阻R16的连接点通过第十九电阻R19接第三PNP型三极管QP3的基极；第三PNP型三极管QP3的发射极依次通过第十五电阻R15和第十二电阻R12后接第三十PMOS管MP30的漏极，其集电极接地；第三十PMOS管MP30的栅极与第二十八PMOS管MP28和第二十九PMOS管MP29的栅极互连；
第三十PMOS管MP30的源极接第二十五PMOS管MP25的漏极；第二十五PMOS管MP25的栅极、第二十六PMOS管MP26的栅极、第二十一PMOS管MP21的栅极和第二十二PMOS管MP22的栅极互连；第二十五PMOS管MP25的源极接电源；第三PNP型三极管QP3发射极与第十五电阻R15的连接点接纹波采样电压电流转换电路的第二输出端；第十二电阻R12和第十五电阻R15的连接点接第二十四PMOS管MP24的漏极；第二十四PMOS管MP24的栅极、第二十三PMOS管MP23的栅极、第二十PMOS管MP20的栅极、第二十七PMOS管MP27的栅极互连；第二十四PMOS管MP24的源极接电源；第十二电阻R12和第十五电阻R15的连接点通过第十七电阻R17后接第四PNP型三极管QP4的发射极；第四PNP型三极管QP4的基极通过第十电阻R10后为纹波叠加电路的输出端，其集电极接地；第二十六PMOS管MP26的源极接电源，其栅极和漏极互连，其漏极接第二电流源IB2的正极；第二电流源IB2的负极接地；第二十七PMOS管MP27的源极接电源，其栅极与漏极互连，其漏极接第三电流源IB3的正极；第三电流源IB3的负极接地。
一种用于DC-DC变换器的纹波补偿控制电路
技术领域
[0001] 本发明属于电子电路技术领域，具体的说涉及一种用于DC-DC变换器的纹波补偿控制电路。
背景技术
[0002] 相对于传统电压模控制或者电流模控制方式来讲，基于输出纹波的控制系统具有更加快速的瞬态响应特性以及控制环路简单等特点，尤其是基于恒定导通时间的纹波控制方式在自适应恒频特性上的潜力而备受关注。然而，由于输出电容的容性特征导致输出电压相对于电流信息存在一定的相位滞后特性，因此对于所有直接利用输出纹波进行控制的变换器系统来说，足够的输出电容ESR(等效串联电阻)值是系统稳定所必需的条件。当ESR较小时，恒定导通时间控制的开关变换器系统将会周期性出现多脉冲现象，不但没有达到减小纹波的目的，反而恶化了输出纹波性能。
[0003] 在高性能电子产品中，诸如CPU、GPU等高端功能芯片要求供电电压纹波足够小，且对整体系统集成度有苛刻限制，则要求选用具有低ESR、体积小的贴片式钽电容或者陶瓷电容。为了使系统摆脱对ESR的限制，往往需要对纹波进行补偿以弥补ESR纹波的不足，从而改善系统在低值ESR应用时的稳定特性。而传统的补偿方法往往需要使用较多的外部元件实现纹波补偿，但这无疑会增加系统的复杂程度与成本。
发明内容
[0004] 本发明所要解决的，就是针对现有电路存在的稳定性较差的问题，提出一种用于DC-DC变换器的纹波补偿控制电路。
[0005] 为实现上述目的，本发明采用如下技术方案：
[0006] 一种用于DC-DC变换器的纹波补偿控制电路，包括纹波产生电路、纹波采样电压电流转换电路和纹波叠加电路；
[0007] 如图2所示，所述纹波产生电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一电容C1、第二电容C2、第三电容C3、第四电容C4、运算放大器构成；外部输入信号依次通过第一电阻R1、第二电阻R2、第四电阻R4、第五电阻R5后接运算放大器的正向输入端；第一电阻R1和第二电阻R2的连接点通过第一电容C1后接地；第二电阻R2和第四电阻R4的连接点通过第三电阻R3后接地；第四电阻R4和第五电阻R5的连接点通过第二电容C2后接地；第五电阻R5和运算放大器正向输入端的连接点通过第三电容C3后接地；运算放大器的输出与运算放大器的反向输入端相连，并依次通过第六电阻R6和第七电阻R7后接地；第六电阻R6和第七电阻R7的连接点通过第八电阻R8后接纹波采样电压电流转换电路的第一输入端；第八电阻R8与纹波采样电压电流转换电路第一输入端的连接点通过第四电容C4后接地；第二电阻R2、第三电阻R3和第四电阻R4的连接点接纹波采样电压电流转换电路的第二输入端；
[0008] 如图3所示，所述纹波采样电压电流转换电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一NPN型三极管QN1、第二NPN型三极管QN2、第一PNP型三极管QP1、第二PNP型三极管QP2和第九电阻R9构成；第一PMOS管MP1的源极接电源，其栅极与漏极互连，其栅极接第二PMOS管MP2的栅极，其漏极接第十二PMOS管MP12的源极；第十二PMOS管MP12的栅极和漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一NMOS管MN1的栅极，其源极接地；第一NMOS管MN1的栅极与漏极互连，其漏极接外部电流IB，其源极接地；第二PMOS管MP2的源极接电源，其漏极接第一PNP型三极管QP1的发射极；第一PNP型三极管的基极为纹波采样电压电流转换电路的第一输入端，其集电极接地；第二PMOS管MP2漏极与第一PNP型三极管QP1发射极的连接点接第一NPN型三极管QN1的基极；第一NPN型三极管QN1的集电极接第三PMOS管MP3的漏极，其发射极接第三NMOS管MN3的漏极；第三PMOS管MP3的源极接电源，其栅极和漏极互连；第三NMOS管MN3的栅极与第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第四NMOS管MN4的栅极互连；第三NMOS管MN3的源极接地；第一NPN型三极管QN1发射极与第三NMOS管MN3漏极的连接点通过第九电阻R9后接第二NPN型三极管QN2发射极与第四NMOS管MN4漏极的连接点；第二NPN型三极管QN2的集电极接第四PMOS管MP4的漏极，其基极接第五PMOS管MP5漏极与第二PNP型三极管QP2发射极的连接点；第四PMOS管MP4的源极接电源，其栅极和漏极互连；第二PNP型三极管QP2的基极为纹波采样电压电流转换电路的第二输入端，其集电极接地；第五PMOS管MP5的源极接电源，其栅极接第二PMOS管MP2的栅极；第六PMOS管MP6的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十三PMOS管MP13的源极；第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极，其漏极接第五NMOS管MN5的漏极；第五NMOS管MN5的栅极和漏极互连，其栅极接第六NMOS管MN6的栅极，其源极接地；第六NMOS管MN6的源极接地，其漏极接第十四PMOS管MP14的漏极；第十四PMOS管MP14的源极接第七PMOS管的漏极和第八PMOS管MP8的漏极；第七PMOS管MP7的源极接电源，其栅极接第四PMOS管MP4的栅极；第八PMOS管MP8的源极接电源，其栅极接第五PMOS管MP5的栅极；第九PMOS管MP9的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十五PMOS管MP15的源极；第十五PMOS管MP15的栅极接第十二PMOS管MP12的栅极，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7的栅极和漏极互连，其栅极接第八NMOS管MN8的栅极，其源极接地；第八NMOS管MN8的源极接地，其漏极接第十六PMOS管MP16的漏极；第十六PMOS管MP16的栅极接第十五PMOS管MP15的栅极，其源极接第十PMOS管MP10的漏极和第十一PMOS管MP11的漏极；第十PMOS管MP10的源极接电源，其栅极接第七PMOS管MP7的栅极；第十一PMOS管MP11的源极接电源，其栅极接第八PMOS管MP8的栅极；第十四PMOS管MP14漏极与第六NMOS管MN6漏极的连接点为纹波采样电压电流转换电路的第一输出端，第十六PMOS管MP16漏极与第八NMOS管MN8漏极的连接点为纹波采样电压电流转换电路的第二输出端；
[0009] 如图5所示，所述纹波叠加电路由第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21、第二是二PMOS管MP22、第二十三PMOS管MP23、第二十四PMOS管MP24、第二十五PMOS管MP25、第二十六PMOS管MP26、第二十七PMOS管MP27、第二十八PMOS管MP28、第二十九PMOS管MP29、第三十PMOS管MP30、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MMN11、第三PNP型三极管QP3、第四PNP型三极管QP4、第五PNP型三极管QP5、第六PNP型三极管QP6、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第一电流源IB1、第二电流源IB2和第三电流源IB3构成；第十七PMOS管MP17的源极接电源，其栅极和漏极互连，其漏极接第一电流源IB1的正极；第一电流源IB1的负极接地；第十七PMOS管MP17的栅极、第十八PMOS管MP18的栅极和第十九PMOS管MP19的栅极互连；第十八PMOS管MP18的源极接电源，其漏极接第十九PMOS管MP19的漏极；第十九PMOS管MP19的源极接电源，其漏极接第二十PMOS管MP20的漏极；第二十PMOS管MP20的源极接电源，其漏极接第二十一PMOS管MP21的漏极；第二十一PMOS管MP21的源极接电源，其栅极接第二十二PMOS管MP22的栅极，其漏极接第二十八PMOS管MP28的源极；第二十八PMOS管MP28的栅极接第二十九PMOS管MP29的栅极，其漏极接第六PNP型三极管QP6的发射极；第六PNP型三极管QP6的基极接第九NMOS管MN9的漏极，其集电极接地；第九NMOS管MN9的栅极和漏极互连，其源极接地；第二十二PMOS管MP22的源极接电源，其漏极接第二十九PMOS管MP29的源极；第二十九PMOS管MP29的漏极依次通过第十一电阻R11和第十三电阻R13后接第五PNP型三极管QP5的发射极；第十一电阻R11和第十三电阻R13的连接点接纹波采样电压电流转换电路的第一输出端；第十三电阻R13与第五PNP型三极管QP5发射极的连接点接第二十三PMOS管MP23的漏极；第二十三PMOS管MP23的源极接电源；第五PNP型三级干QP5的基极依次通过第十八电阻R18和第十四电阻R14后接反馈电压VFB，其集电极接地；第十八电阻R18和第十四电阻R14的连接点通过第二十电阻R20后接第十NMOS管MN10的漏极；第十NMOS管MN10的栅极、第十一NMOS管MN11的栅极和第九NMOS管MN9的栅极互连；第十NMOS管MN10的源极接地；第十一NMOS管MN11的漏极依次通过第二十一电阻R21和第十六电阻R16后接基准电压Vref，其源极接地；第二十一电阻R21和第十六电阻R16的连接点通过第五电容C5接第十八电阻R18和第十四电阻R14的连接点；第二十一电阻R21和第十六电阻R16的连接点通过第十九电阻R19接第三PNP型三极管QP3的基极；第三PNP型三极管QP3的发射极依次通过第十五电阻R15和第十二电阻R12后接第三十PMOS管MP30的漏极，其集电极接地；第三十PMOS管MP30的栅极与第二十八PMOS管MP28和第二十九PMOS管MP29的栅极互连；第三十PMOS管MP30的源极接第二十五PMOS管MP25的漏极；第二十五PMOS管MP25的栅极、第二十六PMOS管MP26的栅极、第二十一PMOS管MP21的栅极和第二十二PMOS管MP22的栅极互连；第二十五PMOS管MP25的源极接电源；第三PNP型三极管QP3发射极与第十五电阻R15的连接点接纹波采样电压电流转换电路的第二输出端；第十二电阻R12和第十五电阻R15的连接点接第二十四PMOS管MP24的漏极；第二十四PMOS管MP24的栅极、第二十三PMOS管MP23的栅极、第二十PMOS管MP20的栅极、第二十七PMOS管MP27的栅极互连；第二十四PMOS管MP24的源极接电源；第十二电阻R12和第十五电阻R15的连接点通过第十七电阻R17后接第四PNP型三极管QP4的发射极；第四PNP型三极管QP4的基极通过第十电阻R10后为纹波叠加电路的输出端，其集电极接地；第二十六PMOS管MP26的源极接电源，其栅极和漏极互连，其漏极接第二电流源IB2的正极；第二电流源IB2的负极接地；第二十七PMOS管MP27的源极接电源，其栅极与漏极互连，其漏极接第三电流源IB3的正极；第三电流源IB3的负极接地。
[0010] 本发明的有益效果为，克服传统片外补偿方法存在的架构复杂、占用面积大等问题，降低变换器整体成本，增大了电路的适用范围，提高了电路精度，且减少了电路功耗。
附图说明
[0011] 图1为本发明的系统原理架构图；
[0012] 图2为片内纹波产生电路原理图；
[0013] 图3为纹波采样电压电流转换电路结构图；
[0014] 图4为纹波采样波形示意图；
[0015] 图5为纹波叠加电路结构图；
[0016] 图6为VFB直流电平补偿波形示意图。
具体实施方式
[0017] 传统的片外斜坡补偿电路在变换器电感两端，利用分立元件构建斜坡产生电路，实现一个幅值大小满足要求，并且与电感电流同频同相的纹波信号，最后叠加在反馈信号端以保证系统能稳定工作。但是该电路产生的斜坡信号不能反映电感电流的真实信息，补偿电阻、电容的值通常较大，因此该方法的适用性受限，并且通常需要较大的面积，导致成本的增加。
[0018] 如图1所示，SW为系统的开关输出节点，输出VOUT经电阻Rf1、Rf2的分压得到反馈电压VFB。本发明采用了一种片内补偿技术，通过对SW的电位信息进行滤波处理得到包含直流信息与电感电流信息的锯齿波，利用直流分量提取电路提取其直流分量(SW点的平均值反映了输出电压VOUT)；然后利用减法电路做差提取其交流分量，即得到所需的与电感电流同向的纹波信息。然后再通过纹波叠加电路将其与反馈信号VFB相加，从而保证相位滞后的输出电容纹波弱于补偿后的纹波，保证实现系统的稳定工作；同时避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，增大了电路的适用范围。
[0019] 本发明的一种用于DC-DC变换器的纹波补偿控制电路，具体包括纹波产生电路、纹波采样电压电流转换电路和纹波叠加电路，下面结合附图，详细描述本发明的技术方案：
[0020] 如图2所示，所述纹波产生电路由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一电容C1、第二电容C2、第三电容C3、第四电容C4、运算放大器构成；外部输入信号依次通过第一电阻R1、第二电阻R2、第四电阻R4、第五电阻R5后接运算放大器的正向输入端；第一电阻R1和第二电阻R2的连接点通过第一电容C1后接地；第二电阻R2和第四电阻R4的连接点通过第三电阻R3后接地；第四电阻R4和第五电阻R5的连接点通过第二电容C2后接地；第五电阻R5和运算放大器正向输入端的连接点通过第三电容C3后接地；运算放大器的输出与运算放大器的反向输入端相连，并依次通过第六电阻R6和第七电阻R7后接地；第六电阻R6和第七电阻R7的连接点通过第八电阻R8后接纹波采样电压电流转换电路的第一输入端；第八电阻R8与纹波采样电压电流转换电路第一输入端的连接点通过第四电容C4后接地；第二电阻R2、第三电阻R3和第四电阻R4的连接点接纹波采样电压电流转换电路的第二输入端；
[0021] 如图3所示，所述纹波采样电压电流转换电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一NPN型三极管QN1、第二NPN型三极管QN2、第一PNP型三极管QP1、第二PNP型三极管QP2和第九电阻R9构成；第一PMOS管MP1的源极接电源，其栅极与漏极互连，其栅极接第二PMOS管MP2的栅极，其漏极接第十二PMOS管MP12的源极；第十二PMOS管MP12的栅极和漏极互连，其漏极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一NMOS管MN1的栅极，其源极接地；第一NMOS管MN1的栅极与漏极互连，其漏极接外部电流IB，其源极接地；第二PMOS管MP2的源极接电源，其漏极接第一PNP型三极管QP1的发射极；第一PNP型三极管的基极为纹波采样电压电流转换电路的第一输入端，其集电极接地；第二PMOS管MP2漏极与第一PNP型三极管QP1发射极的连接点接第一NPN型三极管QN1的基极；第一NPN型三极管QN1的集电极接第三PMOS管MP3的漏极，其发射极接第三NMOS管MN3的漏极；第三PMOS管MP3的源极接电源，其栅极和漏极互连；第三NMOS管MN3的栅极与第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第四NMOS管MN4的栅极互连；第三NMOS管MN3的源极接地；第一NPN型三极管QN1发射极与第三NMOS管MN3漏极的连接点通过第九电阻R9后接第二NPN型三极管QN2发射极与第四NMOS管MN4漏极的连接点；第二NPN型三极管QN2的集电极接第四PMOS管MP4的漏极，其基极接第五PMOS管MP5漏极与第二PNP型三极管QP2发射极的连接点；第四PMOS管MP4的源极接电源，其栅极和漏极互连；第二PNP型三极管QP2的基极为纹波采样电压电流转换电路的第二输入端，其集电极接地；第五PMOS管MP5的源极接电源，其栅极接第二PMOS管MP2的栅极；第六PMOS管MP6的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十三PMOS管MP13的源极；第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极，其漏极接第五NMOS管MN5的漏极；第五NMOS管MN5的栅极和漏极互连，其栅极接第六NMOS管MN6的栅极，其源极接地；第六NMOS管MN6的源极接地，其漏极接第十四PMOS管MP14的漏极；第十四PMOS管MP14的源极接第七PMOS管的漏极和第八PMOS管MP8的漏极；第七PMOS管MP7的源极接电源，其栅极接第四PMOS管MP4的栅极；第八PMOS管MP8的源极接电源，其栅极接第五PMOS管MP5的栅极；第九PMOS管MP9的源极接电源，其栅极接第三PMOS管MP3的栅极，其漏极接第十五PMOS管MP15的源极；第十五PMOS管MP15的栅极接第十二PMOS管MP12的栅极，其漏极接第七NMOS管MN7的漏极；第七NMOS管MN7的栅极和漏极互连，其栅极接第八NMOS管MN8的栅极，其源极接地；第八NMOS管MN8的源极接地，其漏极接第十六PMOS管MP16的漏极；第十六PMOS管MP16的栅极接第十五PMOS管MP15的栅极，其源极接第十PMOS管MP10的漏极和第十一PMOS管MP11的漏极；第十PMOS管MP10的源极接电源，其栅极接第七PMOS管MP7的栅极；第十一PMOS管MP11的源极接电源，其栅极接第八PMOS管MP8的栅极；第十四PMOS管MP14漏极与第六NMOS管MN6漏极的连接点为纹波采样电压电流转换电路的第一输出端，第十六PMOS管MP16漏极与第八NMOS管MN8漏极的连接点为纹波采样电压电流转换电路的第二输出端；
[0022] 如图5所示，所述纹波叠加电路由第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第二十PMOS管MP20、第二十一PMOS管MP21、第二是二PMOS管MP22、第二十三PMOS管MP23、第二十四PMOS管MP24、第二十五PMOS管MP25、第二十六PMOS管MP26、第二十七PMOS管MP27、第二十八PMOS管MP28、第二十九PMOS管MP29、第三十PMOS管MP30、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MMN11、第三PNP型三极管QP3、第四PNP型三极管QP4、第五PNP型三极管QP5、第六PNP型三极管QP6、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第一电流源IB1、第二电流源IB2和第三电流源IB3构成；第十七PMOS管MP17的源极接电源，其栅极和漏极互连，其漏极接第一电流源IB1的正极；第一电流源IB1的负极接地；第十七PMOS管MP17的栅极、第十八PMOS管MP18的栅极和第十九PMOS管MP19的栅极互连；第十八PMOS管MP18的源极接电源，其漏极接第十九PMOS管MP19的漏极；第十九PMOS管MP19的源极接电源，其漏极接第二十PMOS管MP20的漏极；第二十PMOS管MP20的源极接电源，其漏极接第二十一PMOS管MP21的漏极；第二十一PMOS管MP21的源极接电源，其栅极接第二十二PMOS管MP22的栅极，其漏极接第二十八PMOS管MP28的源极；第二十八PMOS管MP28的栅极接第二十九PMOS管MP29的栅极，其漏极接第六PNP型三极管QP6的发射极；第六PNP型三极管QP6的基极接第九NMOS管MN9的漏极，其集电极接地；第九NMOS管MN9的栅极和漏极互连，其源极接地；第二十二PMOS管MP22的源极接电源，其漏极接第二十九PMOS管MP29的源极；第二十九PMOS管MP29的漏极依次通过第十一电阻R11和第十三电阻R13后接第五PNP型三极管QP5的发射极；第十一电阻R11和第十三电阻R13的连接点接纹波采样电压电流转换电路的第一输出端；第十三电阻R13与第五PNP型三极管QP5发射极的连接点接第二十三PMOS管MP23的漏极；第二十三PMOS管MP23的源极接电源；第五PNP型三级干QP5的基极依次通过第十八电阻R18和第十四电阻R14后接反馈电压VFB，其集电极接地；第十八电阻R18和第十四电阻R14的连接点通过第二十电阻R20后接第十NMOS管MN10的漏极；第十NMOS管MN10的栅极、第十一NMOS管MN11的栅极和第九NMOS管MN9的栅极互连；第十NMOS管MN10的源极接地；第十一NMOS管MN11的漏极依次通过第二十一电阻R21和第十六电阻R16后接基准电压Vref，其源极接地；第二十一电阻R21和第十六电阻R16的连接点通过第五电容C5接第十八电阻R18和第十四电阻R14的连接点；第二十一电阻R21和第十六电阻R16的连接点通过第十九电阻R19接第三PNP型三极管QP3的基极；第三PNP型三极管QP3的发射极依次通过第十五电阻R15和第十二电阻R12后接第三十PMOS管MP30的漏极，其集电极接地；第三十PMOS管MP30的栅极与第二十八PMOS管MP28和第二十九PMOS管MP29的栅极互连；第三十PMOS管MP30的源极接第二十五PMOS管MP25的漏极；第二十五PMOS管MP25的栅极、第二十六PMOS管MP26的栅极、第二十一PMOS管MP21的栅极和第二十二PMOS管MP22的栅极互连；第二十五PMOS管MP25的源极接电源；第三PNP型三极管QP3发射极与第十五电阻R15的连接点接纹波采样电压电流转换电路的第二输出端；第十二电阻R12和第十五电阻R15的连接点接第二十四PMOS管MP24的漏极；第二十四PMOS管MP24的栅极、第二十三PMOS管MP23的栅极、第二十PMOS管MP20的栅极、第二十七PMOS管MP27的栅极互连；第二十四PMOS管MP24的源极接电源；第十二电阻R12和第十五电阻R15的连接点通过第十七电阻R17后接第四PNP型三极管QP4的发射极；第四PNP型三极管QP4的基极通过第十电阻R10后为纹波叠加电路的输出端，其集电极接地；第二十六PMOS管MP26的源极接电源，其栅极和漏极互连，其漏极接第二电流源IB2的正极；第二电流源IB2的负极接地；第二十七PMOS管MP27的源极接电源，其栅极与漏极互连，其漏极接第三电流源IB3的正极；第三电流源IB3的负极接地。
[0023] 本发明的工作原理为：
[0024] 本发明的纹波产生电路原理图如图2所示，该模块首先通过RC_Filter将SW信号一阶滤波分压，得到包含具有与电感电流类似纹波的VSW_F1，三阶滤波分压后得到与Vout成比例且较为稳定的VSW_F3，通过单位增益负反馈连接形式的buff以及R8、C4构成的RC滤波器(用于滤除高频毛刺)得到VSW_DC。如图4所示，VSW_F1的直流分量即为VSW_F3，交流分量假设为vripple，根据图2可以得到纹波产生电路的第一路输出VSW_DC和第二路输出VSW_F1：
[0025]
[0026]
[0027] 最后通过电压电流转换器对VSW_DC和VSW_F1做差，得到包含纹波信息的电流IOUT1和IOUT2，送至纹波叠加模块。
[0028] 图2中的电压电流转换电路具体结构如图3所示。该电路将VSW_DC和VSW_F1的差值转换为包含电感信息的纹波电流。假设SW_F1的电压略大于SW_DC，三极管QN1、QN2的发射极电流分别为I2、I1；MN3、MN4上的电流通过电流镜1：1镜像，并设其大小为I0，则有：
[0029] I1＝I0+IR9；I2＝I0-IR9；
[0030] 有电流镜镜像比例关系有
[0031]
[0032] IB为外部输入电流；
[0033] 而
[0034] 可以得到
[0035] 所以
[0036]
[0037] 即IOUT1＝IOUT2＝iripple+IB+△I
[0038] 根据上述分析可以得到图4所示的纹波电流的波形示意图，由公式看出可以通过改变电阻R9的大小来改变所产生的纹波电流大小。最终将得到的包含有电感电流信息的纹波电流叠加至反馈信号VFB上。其中，电流IB用以后级叠加电路保证VFB和VRef上叠加相同的直流电平，ΔI用于VFB直流电平补偿，以保证输出的精确性。
[0039] 纹波叠加模块电路图如图5所示。电流源IB1、IB2、IB3的电流大小均为IB，电阻R18、R19、R20、R21用来确定电路的静态工作点。R14、R16、C5构成滤波网络，用来滤除高频噪声。系统开始上电后，此时VFB、VSS_OUT较低，三极管QP3关断，QP4开启，VSS_OUT代替VRef参与比较后级的比较，以实现软启动，避免过大的浪涌电流。参数设计上R7的阻值要比R3略低，保证软启动开始时V1稍大于V2，随后VSS_OUT上升，V2超过V1，后级比较器翻转，保证了系统第一次On_Time的触发。随着VSS_OUT的电压逐渐升高，三极管QP3逐渐开启；当VSS_OUT大于VRef信号时，QP4关断，软启动结束。
[0040] 为消除pnp管的基极电流对VRef与VFB的影响，本发明通过增加额外支路在三极管QP5产生处产生与QP4、QP3大小相近的基极电流，通过电流镜MN9、MN10、MN11来补偿QP5、QP3的基极电流，保证了VFB采样的精确度。软启动结束后，电路正常工作时由采样模块的原理图中的电流关系可以知道，流过三极管QP5、QP3的电流均为3IB+iripple+ΔI，又有R18＝R19，三极管QP6、QP5、QP3相同，设其电流放大倍数为β，所以：
[0041] VEB5＝VEB3；VR18＝VR19
[0042] 电阻R18上电流为 电阻R20上的电流通过电流镜MN9、MN10、MN11的镜像为 那么流到VFB外分压电阻Rf2上的电流为：
[0043]
[0044] IB'用来消除前级因VSW_DC由分压电阻到所带来的误差，其大小与△I大小相当。选取合适的电阻R和三极管放大系数β，即可忽略由IRf2'对VFB造成的影响，保证的输出的精确度。根据图5中的电流关系还可以得到：
[0045] VR13＝(iripple+2IB+△I)×R13
[0046] VR15＝2IB×R15
[0047] 那么输出V1、V2的表达式为:
[0048] V1＝VFB+VR18+VEB5+VR13
[0049] V2＝VRef+VR19+VEB3+VR15
[0050] 又R13＝R15，所以
[0051] V1-V2＝VFB+(iripple+△I)×R13-VRef＝VFB+△V+iripple×R13-VRef
[0052] 其中
[0053] 电压V1、V2分别送到后级比较器的输入端，完成对VFB与电感电路同向的纹波信息叠加后的信号与VRef的比较，以保证系统的稳定性。谷值触发的COT输出的平均值实际上是略大于本发明中的VRef的，这就造成了输出DC值的误差。从图6叠加后的波形可以看出，V1与V2在做比较时，实际上是VFB+△V+iripple×R13同VRef在做比较，通过合理设置参数即可保证输出的精确性。
[0054] 本发明的有益效果是设计出一种片内反馈纹波补偿电路来摆脱COT控制系统对于输出电容ESR大小的依赖，拓宽输出电容元件可选范围。本发明所采用的片内补偿技术避免了传统的斜坡补偿技术所需的片外大电阻和大电容，增大了电路的适用范围；同时，补偿纹波包含了电感电流纹波的信息，保证了电路的稳定性；此外，直流电平补偿的做法改善传统COT的DC误差，提高了电路精度。
