一种电子注入增强型的高压IGBT及其制造方法

摘要

本发明公开了一种电子注入增强型的高压IGBT，在n‑硅衬底上方中间部位沟槽内和两侧的平面部分设有栅氧化层，栅氧化层上方设有多晶硅层，称为沟槽‑平面栅极G；沟槽‑平面栅极G两侧的n‑硅衬底上各设有一个p基区，并通过栅氧化层与沟槽‑平面栅极G隔离，每个p基区内n+发射区上表面与所在p基区短路分别形成一个发射极E；n‑漂移区上方与两侧p基区底部相接处设有分立的n载流子存储层；n‑漂移区下方依次设有n场阻止层、p+集电区、集电极C。本发明还公开了上述电子注入增强型的高压IGBT制造方法。本发明的高压IGBT结构，显著改善器件导通时的饱和电压，阻断电压高、通态损耗低、闩锁电流密度较高。

权利要求

1.一种电子注入增强型的高压IGBT，其特征在于：包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间部位开有沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-硅衬底上各设置有一个p基区，并通过栅氧化层与沟槽-平面栅极G隔离，在每个p基区内设置有一个n+发射区，每侧的n+发射区上表面与所在的p基区短路分别形成一个发射极E；在n-漂移区上方与两侧p基区底部相接处，分别设置有分立的n载流子存储层；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区的下方设置有集电极C；

所述沟槽的形状为矩形槽，底部拐角处光滑，沟槽深度小于p基区的深度，沟槽宽度小于两侧p基区之间的间距，并且p基区上表面内边沿与所在一侧沟槽侧壁形成的台面宽度为

1～2μm；

所述n载流子存储层的浓度为1×1015～5×1015cm-3时，n载流子存储层的厚度为2～3μm。

2.一种权利要求1所述的电子注入增强型的高压IGBT制造方法，其特征在于，该方法按以下步骤进行：步骤1：在经过处理的<100>n-硅衬底背面，先采用磷离子注入，退火兼推进，形成n场阻止层；

步骤2：在n场阻止层表面，再采用硼离子注入，退火兼推进，形成p+集电区；

步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；

步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方式刻蚀出沟槽，所述沟槽的形状为矩形槽，底部拐角处光滑，沟槽深度小于p基区的深度，沟槽宽度小于两侧p基区之间的间距，并且p基区的表面距沟槽侧壁台面宽度为1～2μm；

步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；

步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；

步骤7：采用硼离子注入，退火兼推进，在表面形成p基区；

步骤8：采用高能磷离子注入，退火兼推进，在p基区正下方与n-硅衬底相接处形成分立的n载流子存储层，所述n载流子存储层的浓度为1×1015～5×1015cm-3时，n载流子存储层的厚度为2～3μm；

步骤9：采用磷离子注入，退火兼推进，在p基区表面形成n+发射区；

步骤10：进行电极制备、划片、封装，即成。

说明书

一种电子注入增强型的高压IGBT及其制造方法

技术领域

[0001] 本发明属于电力半导体器件技术领域，涉及一种电子注入增强型的高压IGBT，本发明还涉及该种电子注入增强型的高压IGBT制造方法。

背景技术

[0002] 高压IGBT在发展中需要解决的关键技术问题之一，就是降低通态时的饱和电压。在现有的平面栅IGBT和沟槽栅IGBT结构中，通常引入载流子存储(CS)层，以产生电子注入增强效应，从而增加导通期间的电导调制，达到降低饱和电压的目的。

[0003] 但是，对平面栅IGBT结构而言，采用CS层虽能有效的降低饱和电压，并具有较高的短路能力，但在高温下仍很容易发生闩锁，导致器件的可靠性下降。对沟槽栅IGBT结构而言，虽然可以有效的抑制闩锁效应，但为了获得较高短路能力需要宽栅间距，导致元胞密度减小，电流容量下降；同时由于沟槽较深，导致工艺成本较高。

发明内容

[0004] 本发明的目的在于提供一种电子注入增强型的高压IGBT，采用了沟槽-平面栅和载流子存储层，能够有效降低其饱和电压，能很好地满足高压大功率开关的应用要求。

[0005] 本发明的另一目的还在于提供该种电子注入增强型的高压IGBT制造方法，使器件的结构设计和制作的自由度增大，并有较为简单的制作工艺。

[0006] 本发明采用的技术方案是，一种电子注入增强型的高压IGBT，包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间部位开有沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-硅衬底上各设置有一个p基区，并通过栅氧化层与沟槽-平面栅极G隔离，在每个p基区内设置有一个n+发射区，每侧的n+发射区上表面与所在的p基区短路分别形成一个发射极E；在n-漂移区上方与两侧p基区底部相接处，分别设置有分立的n载流子存储层；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区的下方设置有集电极C。

[0007] 本发明采用的另一技术方案是，一种上述的电子注入增强型的高压IGBT制造方法，该方法按以下步骤进行：

[0008] 步骤1：在经过处理的<100>n型硅衬底背面，先采用磷离子注入，退火兼推进，形成n场阻止层；

[0009] 步骤2：在n场阻止层表面，再采用硼离子注入，退火兼推进，形成p+集电区；

[0010] 步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；

[0011] 步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方式刻蚀出浅沟槽；

[0012] 步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；

[0013] 步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；

[0014] 步骤7：采用硼离子注入，退火兼推进，在表面形成p基区；

[0015] 步骤8：采用高能磷离子注入，退火兼推进，在p基区正下方与n-硅衬底相接处形成分立的n载流子存储层；

[0016] 步骤9：采用磷离子注入，退火兼推进，在p基区表面形成n+发射区；

[0017] 步骤10：进行电极制备、划片、封装，即成。

[0018] 本发明的有益效果是，本发明电子注入增强型的高压IGBT以下简称CS-TP-IGBT，采用了沟槽-平面栅和载流子存储层，能够有效降低其饱和电压，能很好地满足高压大功率开关的应用要求。

附图说明

[0019] 图1是现有的具有载流子存储层的平面栅IGBT结构剖面示意图；

[0020] 图2是现有的沟槽-平面栅IGBT结构剖面示意图；

[0021] 图3是本发明注入增强型高压IGBT(CS-TP-IGBT)的结构剖面示意图；

[0022] 图4是本发明CS-TP-IGBT结构的等效电路示意图；

[0023] 图5是本发明CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下正向阻断特性模拟曲线比较；

[0024] 图6是本发明CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下导通特性模拟曲线比较；

[0025] 图7为本发明CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数和外电路条件下的开通特性模拟曲线比较；

[0026] 图8为本发明CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数和外电路条件下的关断特性模拟曲线比较；

[0027] 图9是本发明CS-TP-IGBT与现有TP-IGBT和CS-IGBT在相同结构参数下的I-V特性模拟曲线随温度的变化比较；

[0028] 图10是本发明CS-TP-IGBT阻断电压随沟槽台面宽度Wm的变化曲线；

[0029] 图11是本发明CS-TP-IGBT阻断电压随沟槽深度dt的变化曲线；

[0030] 图12是本发明CS-TP-IGBT阻断电压随存储层浓度NCS的变化曲线；

[0031] 图13是本发明CS-TP-IGBT阻断电压随存储层厚度WCS的变化曲线；

[0032] 图14是本发明CS-TP-IGBT导通特性随沟槽台面宽度Wm的变化曲线；

[0033] 图15是本发明CS-TP-IGBT导通特性随沟槽深度dt的变化曲线；

[0034] 图16是本发明CS-TP-IGBT导通特性随存储层浓度NCS的变化曲线；

[0035] 图17是本发明CS-TP-IGBT导通特性随存储层厚度WCS的变化曲线。

具体实施方式

[0036] 下面结合附图和具体实施方式对本发明进行详细说明。

[0037] 参照图1，现有的CS-IGBT结构的导电沟道在表面，其长度由p基区和n+发射区扩散的横向结深之差决定。此外，在p基区的下方有一个浓度稍高于n-漂移区的n载流子存储层。

[0038] 参照图2，现有的TP-IGBT结构的导电沟道也在表面，只是在两个p基区之间的n-漂移区上方设置了一个浅沟槽，且沟槽深度小于p基区的深度，沟槽宽度小于两侧p基区之间的间距。

[0039] 参照图3，本发明的电子注入增强型的高压IGBT结构是，包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间部位开有(浅的)沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-硅衬底上各设置有一个p基区，并通过栅氧化层与沟槽-平面栅极G隔离，在每个p基区内设置有一个n+发射区，每侧的n+发射区上表面与所在的p基区短路分别形-成一个发射极E；在n漂移区上方与两侧p基区底部相接处，分别设置有分立的n载流子存储层(简称CS)；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区的下方设置有集电极C。

[0040] 图1-图3中从下向上均有三个pn结，分别称为J1，J2，J3结。

[0041] 将图3与图1、图2对比可见，本发明的结构中包括了n载流子存储层和沟槽-平面栅，在现有的TP-IGBT结构的基础上，保持原有沟槽-平面栅极、p基区、n+发射区、n-漂移区及其下方的n场阻止层、p+集电区结构不变，特别的，在两个p基区与n-漂移区之间分别设置了一个类似于CS-IGBT结构中的n载流子存储层，其他区域均没有明显变化。

[0042] 本发明的CS-TP-IGBT的参数控制范围是：

[0043] 沟槽的形状为矩形槽，底部拐角处光滑，沟槽深度小于p基区的结深(深度)，沟槽宽度小于两侧p基区的间距，并且p基区的表面距沟槽侧壁台面宽度为1～2μm。

[0044] n载流子存储层的浓度为1×1015～5×1015cm-3时，n载流子存储层的厚度为2～3μm。

[0045] 本发明的CS-TP-IGBT的工作原理是，

[0046] 如图3所示，本发明的高压IGBT结构，当在CS-TP-IGBT两端加上正向电压(UCE>0)时，J2结反偏，承担正向阻断电压。由于载流子存储层的浓度高于n-漂移区，导致其阻断电压有所下降。同时由于存在浅沟槽，可以将J2结弯曲处集中的电场转移到沟槽的底部，来弥补载流子存储层对器件阻断电压的影响；

[0047] 当在CS-TP-IGBT栅极G加上高于阈值电压的正栅压(UGE>UT)时，沟道在p基区的表面形成，同时沟槽侧壁会形成电子积累区，n+发射区会通过沟道和积累区向n-漂移区注入电子，导致J1结更加正偏，于是集电区会向n-漂移区注入空穴。注入的一部分空穴会与由n+发射区过来的电子复合，另一部分空穴只能通过n+发射区正下方的p基区而流入发射极。由于存在n载流子存储层，使得p基区与n载流子存储层之间处形成了一个空穴势垒，该势垒会阻止空穴顺利通过p基区，于是这部分空穴便会在浅沟槽和存储层下方的n-漂移区内积累。为了保证n-漂移区的电中性，n+发射区便会向n-漂移区注入更多的电子。与现有TP-IGBT和CS-IGBT相比，本发明的CS-TP-IGBT由于有浅沟槽和存储层的双重作用，会使电子注入增强效应更加剧烈，由此加强了n-漂移区的电导调制，导致器件整体具有更低的饱和电压；

[0048] 当在CS-TP-IGBT栅极G加上负栅压(UGE<0)时，CS-TP-IGBT的关断则与TP-IGBT和CS-IGBT完全相同。首先，p基区表面的沟道消失，切断了电子的来源，然后，n-漂移区的非平衡载流子将会通过自行复合和集-射极外加正电压的抽取而逐渐减小，直到所有的非平衡载流子完全消失，CS-TP-IGBT才彻底关断。

[0049] 图4为本发明的CS-TP-IGBT的等效电路，可见，本发明的CS-TP-IGBT器件相当于一个由MOSFET控制的pnp晶体管和pin二极管的并联电路。

[0050] 模拟验证

[0051] 为了评价本发明CS-TP-IGBT的特性，以6.5kV电压等级为例，根据图3建立了结构模型，利用ISE仿真软件对CS-TP-IGBT在常温和高温下的正向阻断特性、导通特性、开关特性及I-V特性分别进行了仿真，并与具有相同结构参数(即当存储层厚度WCS为0时，CS-TP-IGBT结构与TP-IGBT结构完全相同；当沟槽深度dt为0时，CS-TP-IGBT结构则与CS-IGBT结构完全相同)的现有TP-IGBT和CS-IGBT进行了比较。

[0052] 1)阻断特性

[0053] 图5给出了本发明的CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数下的正向阻断特性模拟曲线比较。由图5可见，在常温300K下本发明的CS-TP-IGBT正向阻断特性曲线与现有的TP-IGBT和CS-IGBT非常接近，CS-TP-IGBT的正向阻断电压比TP-IGBT低约20V，比CS-IGBT高约50V。但在高温420K下，本发明的CS-TP-IGBT的高温阻断特性曲线与TP-IGBT几乎重合，两者的高温漏电流稍低于现有的CS-IGBT。

[0054] 2)导通特性

[0055] 图6给出了本发明的CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数下的导通特性模拟曲线比较。由图6可见，在300K时本发明的CS-TP-IGBT的通态特性明显要比TP-IGBT和CS-IGBT好。在100A/cm2的电流密度下，CS-TP-IGBT饱和电压比TP-IGBT的低约0.15V，比CS-IGBT的低约0.45V。并且本发明的CS-TP-IGBT的零温度系数点更低，对应的电流密度仅为26A/cm2，说明CS-TP-IGBT高温导通特性更好。

[0056] 3)开关特性

[0057] 图7、图8分别为本发明的本发明的CS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数和外电路条件下的开通和关断特性模拟曲线比较。由图7所示的开通特性可见，本发明CS-TP-IGBT的开通与现有TP-IGBT的开通很接近，但都比现有CS-IGBT的开通明显要快。并且，受温度的影响均很小。由图8所示的关断特性可见，本发明CS-TP-IGBT的关断曲线与现有TP-IGBT的关断曲线几乎重合，均比CS-IGBT稍慢。并且，在420K高温下的拖尾电流均有所减小。

[0058] 4)I-V特性

[0059] 图9是本发明的CS-TP-IGBT与现有TP-IGBT和CS-IGBT在相同结构参数下的I-V特性模拟曲线随温度的变化比较图。由图9可见，在300K时CS-TP-IGBT的饱和电流密度比TP-IGBT高约30A/cm2，比CS-IGBT高约110A/cm2；在420K时CS-TP-IGBT的闩锁电流密度高达1150A/cm2，比TP-IGBT的低约30A/cm2，比CS-IGBT的高约240A/cm2。说明CS-TP-IGBT的抗闩锁能力较高。

[0060] 为了兼顾器件的各项特性，需要对关键结构参数，如沟槽深度、台面宽度及存储层的浓度进行严格控制。下面分析这些关键参数对本发明器件特性的影响。

[0061] 图10、图11是本发明的CS-TP-IGBT的阻断电压随沟槽参数的变化曲线。由图10可见，随沟槽台面宽度wm的增加，阻断电压先增加而后快速下降，并当wm＝1μm时，阻断电压最高。由图11可见，随沟槽深度dt的增加，阻断电压会先增加而后快速下降，并当dt＝3.5μm时，阻断电压最高。相比较而言，沟槽深度对阻断电压的影响比台面宽度wm的影响更大，沟槽宽度的影响则很小。所以，需要严格控制沟槽深度。

[0062] 图12、图13是本发明的CS-TP-IGBT的阻断特性曲线随存储层参数的变化。由图12可见，当WCS＝2μm时，随存储层浓度NCS的增加，阻断电压快速下降，并当NCS＝1×1016cm-3时，阻断电压下降很快。由图13可见，当NCS＝1×1015cm-3时，随存储层厚度WCS的增加，阻断电压下降，并当WCS＝4μm时，阻断电压下降较多；相比较而言，存储层浓度NCS对阻断电压的影响比存储层宽度WCS的影响更大。所以，存储层浓度NCS需要严格控制。

[0063] 图14、图15是本发明的CS-TP-IGBT导通特性曲线随沟槽参数的变化。由图14可见，随沟槽台面宽度Wm的增加，饱和电压快速下降。由图15可见，随沟槽深度dt的增加，饱和电压也会下降。相比较而言，沟槽台面宽度wm对饱和电压的影响较大。

[0064] 图16、图17是本发明的CS-TP-IGBT导通特性曲线随存储层参数的变化。图16可见，当WCS＝2μm时，随存储层浓度NCS的增加，饱和电压快速下降，并当NCS＝1×1016cm-3时，饱和电压下降很快。由图17可见，当NCS＝1×1015cm-3时，随存储层厚度WCS的增加，饱和电压下降较少。相比较而言，存储层浓度NCS对饱和电压的影响比存储层宽度WCS的影响更大。所以，存储层浓度NCS需要严格控制。

[0065] 本发明的CS-TP-IGBT制造方法，具体按照以下步骤实施：

[0066] 步骤1：在经过处理的<100>n型硅衬底背面，先采用磷离子(P+)注入，退火兼推进，形成n场阻止层；

[0067] 步骤2：在n场阻止层表面，再采用硼离子(B+)注入，退火兼推进，形成p+集电区；

[0068] 步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；

[0069] 步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方式(RIE)刻蚀出浅沟槽；

[0070] 步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；

[0071] 步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；

[0072] 步骤7：采用硼离子(B+)注入，退火兼推进，在表面形成p基区；

[0073] 步骤8：采用高能磷离子(P+)注入，退火兼推进，在p基区正下方与n-硅衬底相接处形成分立的n载流子存储层；或者称为n载流子存储(CS)层

[0074] 步骤9：采用磷离子(P+)注入，退火兼推进，在p基区表面形成n+发射区；

[0075] 步骤10：进行电极制备、划片、封装后即成。

[0076] 综上所述，本发明的CS-TP-IGBT结构与现有的TP-IGBT或CS-IGBT结构相比，在器件导通期间可以产生更强的电子注入增强效应，导致n-漂移区的电导调制加强，能有效地减小器件的饱和电压，并在阻断电压、高温闩锁电流及饱和电流密度之间取得较好的折衷。此外，由于沟槽深度较浅，存储层厚度范围较宽，器件设计与制作的自由度较大。在实际的工艺制作时，CS-TP-IGBT只需要在传统的平面栅IGBT的工艺基础上增加浅沟槽的刻蚀工艺和存储层的离子注入工艺，成本较低，便于器件推广。