本发明属于电子电路技术领域，具体的说涉及一种用于DC‑DC变换器的快速启动电路。本发明提供的电路主要为在传统的DC变换器控制电路中增加了由运算放大器、功率开关管和逻辑控制模块构成的前文电路，并通过钳位电路使得误差放大器输出迅速钳位到负载电流采样信息的直流工作电位，加快启动；逻辑控制电路检测功率管开启若干次后，关闭钳位电路，使得其脱离环路。本发明的有益效果为，能有效地提高DC‑DC变换器的开启速度，节省变换器的开启时间，使得变换器更加灵活；同时，当变换器正常工作的时候，本发明又能脱离环路，保证对变换器的稳定性不照成影响。
1.一种用于DC-DC变换器的快速启动电路，包括误差放大器、PWM比较器、SR锁存器、逻辑控制模块、运算放大器、功率PMOS管、电阻R和电容C；误差放大器的正向输入端接基准电压，其负向输入端接反馈电压，其输出端接PWM比较的负向输入端和运算放大器的正向输入端；PWM比较器的正向输入端接外部电压信号，其输出端接SR锁存器的S输入端；SR锁存器的R端接外部时钟信号，其输出端接逻辑控制模块的第一输入端；逻辑控制模块的第二输入端接外部使能信号，其输出端接运算放大器的使能端；运算放大器的负向输入端接外部电压信号，其输出端接功率PMOS管的栅极；功率PMOS管的源极接电源，其漏极依次通过电阻R和电容C后接地；功率PMOS管漏极与电阻R的连接点与误差放大器输出端与PWM比较器负向输入端的连接点连接；所述功率PMOS管、运算放大器和逻辑控制模块组成钳位电路；
所述运算放大器由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9构成；第一PMOS管MP1的栅极为运算放大器的负向输入端，其源极接第五PMOS管MP5的漏极，漏极接第二NMOS管MN2的漏极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极、第四NMOS管MN4的漏极、第五NMOS管M5的漏极和第六NMOS管MN6的栅极；第二PMOS管MP2的栅极为运算放大器的正向输入端，其源极接第五PMOS管MP5的漏极，其漏极接第五NMOS管MN5的栅极、第六NMOS管MN6的漏极、第七NMOS管MN7的栅极、第七NMOS管MN7的栅极、第八NMOS管MN8的栅极和第九NMOS管MN9的漏极；第三PMOS管MP3的栅极、第一NMOS管MN1的栅极、第六PMOS管MP6的栅极和第八PMOS管MP8的栅极为运算比较器的使能信号EN1输入端；第三PMOS管MP3的源极接电源，其漏极接第一NMOS管MN1的漏极、第二NMOS管MN2的栅极和第九NMOS管MN9的栅极；第一NMOS管MN1的源极接地；第四PMOS管MP4的源极接电源，其栅极和漏极互连，其栅极接第六PMOS管MP6的漏极和第七PMOS管MP7的栅极，其漏极接第三NMOS管MN3的漏极；第三NMOS管MN3的源极接地；第二NMOS管MN2的源极接地；
第四NMOS管MN4的源极接地；第五NMOS管MN5的源极接地；第六NMOS管MN6的源极接地；第七NMOS管MN7的源极接地；第八NMOS管MN8的漏极接第七PMOS管MP7的漏极和第八PMOS管MP8的漏极，其源极接地；第九NMOS管MN9的源极接地；第五PMOS管MP5的源极接电源，其栅极接输入偏置电压VBIAS；第七PMOS管MP7的源极接电源；第八PMOS管MP8的源极接电源。
2.根据权利要求1所述的一种用于DC-DC变换器的快速启动电路，其特征在于，所述逻辑控制模块由第一D触发器、第二D触发器、第一两输入端与非门、第二两输入端与非门和与门构成；第一D触发器的使能端接外部使能信号，其时钟信号端接PWM比较器的输出端，其D输入端接第一两输入与非门的输出端，其Q输出端接第二两输入与非门的第一输入端，其Q非输出端接第一两输入与非门的第一输入端和第二D触发器的D输入端；第二D触发器的使能端接外部使能信号，其时钟信号端接PWM比较器的输出端，其Q输出端悬空不接，其Q非输出端接第二两输入与非门的第二输入端和第一两输入与非门的第二输入端；第二两输入与非门的输出端接与门的第一输入端；与门的第二输入端进而外部使能信号，其输出端为逻辑控制模块的输出端。
一种用于DC-DC变换器的快速启动电路
技术领域
[0001] 本发明属于电子电路技术领域，具体的说涉及一种用于DC-DC变换器的具有钳位电路的快速启动电路。
背景技术
[0002] DC-DC变换器通常包含误差放大器、PWM比较器、驱动逻辑以及功率管。误差比较器的输出和电流采样得到的信号做比较，产生功率管导通关断的方波控制信号。一般的DC-DC变换器都需要环路补偿，而且通常的做法是在误差比较器的输出端外接大电容，而误差比较器对外接大电容充电电流比较小，造成误差比较器的输出并不能快速到达需要的比较电平，造成这段时间变换器没有开关动作，启动变慢。
发明内容
[0003] 本发明所要解决的，就是针对上述问题，提出一种用于DC-DC变换器的快速启动电路。
[0004] 为实现上述目的，本发明采用如下技术方案：
[0005] 一种用于DC-DC变换器的快速启动电路，包括误差放大器、PWM比较器、SR锁存器、逻辑控制模块、运算放大器、功率PMOS管、电阻R和电容C；误差放大器的正向输入端接基准电压，其负向输入端接反馈电压，其输出端接PWM比较的负向输入端和运算放大器的正向输入端；PWM比较器的正向输入端接外部电压信号，其输出端接SR锁存器的S输入端；SR锁存器的R端接外部时钟信号，其输出端接逻辑控制模块的第一输入端；逻辑控制模块的第二输入端接外部使能信号，其输出端接运算放大器的使能端；运算放大器的负向输入端接外部电压信号，其输出端接功率PMOS管的栅极；功率PMOS管的源极接电源，其漏极依次通过电阻R和电容C后接地；功率PMOS管漏极与电阻R的连接点与误差放大器输出端与PWM比较器负向输入端的连接点连接；所述功率PMOS管、运算放大器和逻辑控制模块组成钳位电路。
[0006] 其中外部电压信号为由电流采样和一直流固定电平叠加得到的电压信号。
[0007] 本发明总的技术方案，通过钳位电路使得误差放大器输出迅速钳位到负载电流采样信息的直流工作电位，加快启动；逻辑控制电路检测功率管开启若干次后，关闭钳位电路，使得其脱离环路。
[0008] 进一步的，所述运算放大器由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9构成；第一PMOS管MP1的栅极为运算放大器的负向输入端，其源极接第五PMOS管MP5的漏极，漏极接第二NMOS管MN2的漏极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极、第四NMOS管MN4的漏极、第五NMOS管M5的漏极和第六NMOS管MN6的栅极；第二PMOS管MP2的栅极为运算放大器的正向输入端，其源极接第五PMOS管MP5的漏极，其漏极接第五NMOS管MN5的栅极、第六NMOS管MN6的漏极、第七NMOS管MN7的栅极、第七NMOS管MN7的栅极、第八NMOS管MN8的栅极和第九NMOS管MN9的漏极；第三PMOS管MP3的栅极、第一NMOS管MN1的栅极、第六PMOS管MP6的栅极和第八PMOS管MP8的栅极为运算比较器的使能信号输入端；第三PMOS管MP3的源极接电源，其漏极接第一NMOS管MN1的漏极、第二NMOS管MN2的栅极和第九NMOS管MN9的栅极；第三PMOS管MP3漏极与第一NMOS管MN1漏极连接输出端反向使能信号；第一NMOS管MN1的源极接地；第四PMOS管MP4的源极接电源，其栅极和漏极互连，其栅极接第六PMOS管MP6的漏极和第七PMOS管MP7的栅极，其漏极接第三NMOS管MN3的漏极；第三NMOS管MN3的源极接地；第二NMOS管MN2的源极接地；第四NMOS管MN4的源极接地；第五NMOS管MN5的源极接地；第六NMOS管MN6的源极接地；第七NMOS管MN7的源极接地；第八NMOS管MN8的漏极接第七PMOS管MP7的漏极和第八PMOS管MP8的漏极，其源极接地；第九NMOS管MN9的源极接地；第五PMOS管MP5的源极接电源，其栅极接输入偏置电压VBIAS；第七PMOS管MP7的源极接电源；第八PMOS管MP8的源极接电源。
[0009] 进一步的，所述逻辑控制模块由第一D触发器、第二D触发器、第一两输入端与非门、第二两输入端与非门和与门构成；第一D触发器的使能端接外部使能信号，其时钟信号端接PWM比较器的输出端，其D输入端接第一两输入与非门的输出端，其Q输出端接第二两输入与非门的第一输入端，其Q非输出端接第一两输入与非门的第一输入端和第二D触发器的D输入端；第二D触发器的使能端接外部使能信号，其时钟信号顿接PWM比较器的输出端，其Q输出端悬空不接，其Q非输出端接第二两输入与非门的第二输入端和第一两输入与非门的第二输入端；第二两输入与非门的输出端接与门的第一输入端；与门的第二输入端进而外部使能信号，其输出端为逻辑控制模块的输出端。
[0010] 本发明的有益效果为，能有效地提高DC-DC变换器的开启速度，节省变换器的开启时间，使得变换器更加灵活；同时，当变换器正常工作的时候，本发明又能脱离环路，保证对变换器的稳定性不造成影响。
附图说明
[0011] 图1为本发明的用于DC-DC变换器的快速启动电路逻辑结构示意图；
[0012] 图2为本发明中运算放大器的电路结构图；
[0013] 图3为逻辑控制模块结构图；
[0014] 图4为带快速钳位电路启动仿真波形示意图；
[0015] 图5为不带钳位电路启动仿真波形示意图。
具体实施方式
[0016] 图1为本发明的用于DC-DC变换器的快速启动电路逻辑结构示意图，如图1所示，误差放大器将反馈电压和基准电压做比较，PWM误差放大器输出(VE)接补偿网络(电阻R和电容C串联组成)。VC为电流采样和一直流固定电平叠加得到的电压信号，比较器比较VE和VC信号，得到占空比调制信号用来控制功率管导通与关断。由于系统一上电，误差放大器输出挂接大电容C，该点电压不能迅速发生变化，VE接近于0。当VEVC时，系统才会发生开关动作。为了减小VE点电位上升到VC电压的时间，本发明设计了图1虚线框中的快速启动钳位电路。该钳位电路分成两部分，分别是图2的钳位运放和图3的逻辑控制部分。
[0017] 图2为钳位电路中的运放放大器结构，第一级：采用P管(MP1，MP2)作为输入管，MP1管的栅极作为负向输入端VN，MP2管的栅极作为正向输入端VP。输入差分对将输入的差模电压转换成差模电流，该差模电流降落在交叉耦合电流镜结构(MN4，MN5，MN6，MN7)形成差模电压VA，VB。交叉耦合电流镜结构：MN4管子的栅源短接至VA，MN7管子的栅源短接至VB，MN5和MN6为交叉耦合对管，MN5的栅极和MN6的漏极连至VB，MN5的漏极和MN6的栅极连至VA，该交叉耦合结构可以提高运放的放大增益。第二级：VA接至MN3管子的栅极形成电流，该电流通过MP4和MP7组成的电流镜结构镜像到输出节点Vout，具体结构：MN3的栅极接VA，MP4的栅源短接，MP4的漏极接MP6的漏极，MP6的栅极接使能信号EN1输入，MP6的源极接电源VDD，MP7的栅极与MP4的栅极短接，MP7的源极接VDD，MP7的漏极接输出Vout；另外VB接MN8管子的栅端形成电流，MN8管子的漏极接输出Vout。从小信号角度，MP7和MN8的小信号电流之差在输出Vout节点的等效阻抗上形成增益。钳位运放包含使能信号EN1，NEN1为EN1信号通过反相器(MN1，MP3)得到的信号。图2中，当EN1为低电平时，NEN1为高电平，开启下拉管MN2，MN9，下拉VA和VB两点电压；开启上拉管MP6和MP8，上拉MP4栅极电位和Vout点。关闭MN3，MN4，MN5，MN6，MN7，MN8，MP4，MP6，MP7以关闭运放，节省损耗。EN1为低电平时上拉Vout点电位，关闭图1中的M1管子，切断钳位电路对环路的影响。当EN1为高电平时，运放正常工作，否则，运放关闭，输出Vout为高。
[0018] 图3是逻辑控制电路，EN2为模块使能端输入，输出EN1接图2钳位运放的使能信号EN1端，模块作用是检测调制信号并记录调制信号脉冲次数，当脉冲次数大于3次之后，关闭钳位运放使能端，切断钳位电路对环路的影响。具体连接方式为：第一D触发器DFF1和第二D触发器DFF2的clk极接PWM的输入，DFF1和DFF2的EN极接输入的EN2端口，两输入与非门NAND1的输入端接DFF1的和DFF2的，NAND1的输出接DFF1的D端输入，DFF2的D端输入接DFF1的，两输入与非门NAND1的输入端接DFF1的Q和DFF2的，NAND2的输出端接AND1的另一个输入端，AND1的输出为EN1，EN1接到钳位运放的使能端EN1(图2)。原理：DFF1的D端接(Q1’*Q2’)’＝Q1+Q2，DFF2的D端接Q1’；当EN2为0对模块初始化，Q1Q2＝00，EN1输出为0；当EN2使能后，检测到第一个PWM的上升后，Q1Q2＝01；当检测到第二个PWM的上升沿后，Q1Q2＝11；当检测到第二个PWM的上升沿后，Q1Q2＝10；之后再检测到PWM的上升沿，Q1Q2一直保持10。NAND2检测Q1Q2＝10，图3的连接方式是取Q1和Q2’连接到NAND2的输入，两信号同时为1时NAND2才输出0，该信号通过AND1输出给钳位运放的使能端，关闭运放。
[0019] 如图4中，工作过程：1.当EN2为0，电路未使能，EN1输出也为0使得钳位运放不工作，图1中的开关管M1关闭；2.在T1时刻，芯片使能开启，EN2从低电平变为高电平，EN1输出使能钳位运放，钳位运放检测到VEVC，开始发生开关动作，逻辑控制模块检测调制信号三次脉冲后关闭钳位模块，即在T2时刻，EN1从高电平降至低电平。对比分析得，图5结果显示在T3时刻系统才开始发生开关动作，图4在T2时刻就发生了开关动作，而且T3>T2，这表明在钳位电路对启动有加快作用。
