液晶显示面板、阵列基板及其制造方法

摘要

本发明提供一种阵列基板，在实现TFT的金属层和像素电极层电连接的接触孔中增加浮置电极层，使得像素电极层通过浮置电极层的桥接再与金属层电连接，能够降低接触孔处的电阻以及在接触孔内的像素电极层的断膜几率，另外该浮置电极层的边缘位于接触孔内，能够减小对应黑矩阵层的尺寸，提高像素开口率。本发明还提供一种制造该阵列基板的方法以及具有该阵列基板的液晶显示面板。

权利要求

1.一种阵列基板，其特征在于，所述阵列基板包括：

基板；

金属层，形成于所述基板上；

第一钝化层，位于所述金属层上，且所述第一钝化层形成有暴露所述金属层的表面的第一接触孔；

浮置电极层，覆盖于所述第一接触孔的底面以及与所述底面相连的所述第一接触孔的侧壁的一部分；

公共电极层，位于所述第一钝化层上且位于所述第一接触孔外围；

第二钝化层，位于所述公共电极层以及所述公共电极层所暴露的所述第一钝化层上，且所述第二钝化层形成有暴露所述浮置电极层的表面的第二接触孔；

像素电极层，位于所述第二钝化层上以及所述第一接触孔和所述第二接触孔内，以使所述像素电极层通过所述第一接触孔和所述第二接触孔，与所述金属层电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述金属层为所述阵列基板的薄膜晶体管的源极和漏极的一者。

3.根据权利要求1所述的阵列基板，其特征在于，所述浮置电极层的上边缘与所述第一接触孔之间间隔预定距离。

4.根据权利要求1所述的阵列基板，其特征在于，所述浮置电极层和所述公共电极层经同一光罩制程形成。

5.一种液晶显示面板，其特征在于，包括权利要求1-4任意一项所述的阵列基板以及与所述阵列基板相对间隔的彩膜基板。

6.根据权利要求5所述的液晶显示面板，其特征在于，所述彩膜基板包括黑矩阵层，沿垂直于所述阵列基板的方向，所述公共电极层的靠近所述金属层的边缘与所述黑矩阵层的边缘重叠。

7.一种阵列基板的制造方法，其特征在于，所述方法包括：在基板上形成一金属层；

在所述金属层上形成第一钝化层，且在所述第一钝化层形成暴露所述金属层的表面的第一接触孔；

在所述第一接触孔内形成浮置电极层，且在所述第一钝化层上形成公共电极层，其中，所述浮置电极层覆盖所述第一接触孔的底面以及与所述底面相连的所述第一接触孔的侧壁的一部分，所述公共电极层位于所述第一接触孔的外围；

在所述第一接触孔内、所述公共电极层上以及所述公共电极层所暴露的所述第一钝化层上形成第二钝化层，且在所述第二钝化层上形成暴露所述浮置电极层的表面的第二接触孔；

在所述第二钝化层上以及所述第一接触孔和所述第二接触孔内形成像素电极层，以使所述像素电极层通过所述第一接触孔和所述第二接触孔，与所述金属层电连接。

8.根据权利要求7所述的方法，其特征在于，所述金属层为所述阵列基板的薄膜晶体管的源极和漏极的一者。

9.根据权利要求7所述的方法，其特征在于，所述浮置电极层的上边缘与所述第一接触孔之间间隔预定距离。

10.根据权利要求7所述的方法，其特征在于，所述浮置电极层和所述公共电极层经同一光罩制程形成。

说明书

液晶显示面板、阵列基板及其制造方法

技术领域

[0001] 本发明涉及液晶显示技术领域，具体而言涉及一种阵列基板及其制造方法和具有该阵列基板的液晶显示面板。

背景技术

[0002] 如图1所示的阵列基板的像素结构中，像素电极层11需要通过形成于钝化层12中的接触孔(Via)13与TFT(Thin Film Transistor,薄膜晶体管)的金属层M电连接。但像素电极层11的厚度为40～60纳米，钝化层12的厚度为1.5～3微米，且接触孔13的开口较小，这使得形成于在接触孔13内的像素电极层11的断膜几率较大或者厚度较小，从而导致接触孔13处的电阻较高，影响显示品质。为了改善该问题，现有技术提供一种如图2所示的像素结构，在接触孔13中增加一浮置电极层14，像素电极层11通过浮置电极层14的桥接再与TFT的金属层M电连接，从而降低像素电极层11在接触孔13处的电阻及断膜几率。但由于需要避免浮置电极层14与公共电极层15短路，需要增大公共电极层15和浮置电极层14的边缘距离，这无疑会增大黑矩阵(Black Matrix，BM)层16的尺寸，从而降低像素开口率。

发明内容

[0003] 鉴于此，本发明实施例提供一种液晶显示面板、阵列基板及其制造方法，不仅能够降低接触孔处的电阻以及在接触孔内的像素电极层的断膜几率，而且能够确保像素开口率。

[0004] 本发明实施例提供的阵列基板，包括：基板；金属层，形成于基板上；第一钝化层，位于金属层上，且第一钝化层形成有暴露金属层的表面的第一接触孔；浮置电极层，覆盖于第一接触孔的底面以及与底面相连的第一接触孔的侧壁的一部分；公共电极层，位于第一钝化层上且位于第一接触孔外围；第二钝化层，位于公共电极层以及公共电极层所暴露的第一钝化层上，且第二钝化层形成有暴露浮置电极层的表面的第二接触孔；像素电极层，位于第二钝化层上以及第一接触孔和第二接触孔内，以通过第一接触孔和第二接触孔与金属层电连接。

[0005] 其中，金属层为阵列基板的薄膜晶体管的源极和漏极的一者。

[0006] 其中，浮置电极层的上边缘与第一接触孔之间间隔预定距离。

[0007] 其中，浮置电极层和公共电极层经同一光罩制程形成。

[0008] 本发明实施例提供的液晶显示面板，包括权上述阵列基板以及与所述阵列基板相对间隔的彩膜基板。

[0009] 其中，彩膜基板包括黑矩阵层，沿垂直于阵列基板的方向，公共电极层的靠近金属层的边缘与黑矩阵层的边缘重叠。

[0010] 本发明实施例提供的阵列基板的制造方法，包括：在基板上形成一金属层；在金属层上形成第一钝化层，且在第一钝化层形成暴露金属层的表面的第一接触孔；在第一接触孔内形成浮置电极层，且在第一钝化层上形成公共电极层，浮置电极层覆盖第一接触孔的底面以及与底面相连的第一接触孔的侧壁的一部分，公共电极层位于第一接触孔的外围；在第一接触孔内、公共电极层上以及公共电极层所暴露的第一钝化层上形成第二钝化层，且在第二钝化层上形成暴露浮置电极层的表面的第二接触孔；在第二钝化层上以及第一接触孔和第二接触孔内形成像素电极层，以使像素电极层通过第一接触孔和第二接触孔与金属层电连接。

[0011] 其中，金属层为阵列基板的薄膜晶体管的源极和漏极的一者。

[0012] 其中，浮置电极层的上边缘与第一接触孔之间间隔预定距离。

[0013] 其中，浮置电极层和公共电极层经同一光罩制程形成。

[0014] 本发明实施例的液晶显示面板、阵列基板及其制造方法，在实现TFT的金属层和像素电极层电连接的接触孔中增加浮置电极层，使得像素电极层通过浮置电极层的桥接再与金属层电连接，能够降低接触孔处的电阻以及在接触孔内的像素电极层的断膜几率，另外该浮置电极层的边缘位于接触孔内，能够减小对应黑矩阵层的尺寸，提高像素开口率。

附图说明

[0015] 图1是现有技术的阵列基板一实施例的结构剖视图；

[0016] 图2是现有技术的阵列基板另一实施例的结构剖视图；

[0017] 图3是本发明的阵列基板一实施例的结构剖视图；

[0018] 图4是本发明的液晶显示面板一实施例的结构剖视图；

[0019] 图5是本发明的阵列基板的制造方法一实施例的流程示意图；

[0020] 图6是采用图5所示方法形成阵列基板的示意图。

具体实施方式

[0021] 下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。

[0022] 图3是本发明的阵列基板一实施例的结构剖视图。如图3所示，所述阵列基板30包括基板31、金属层32、第一钝化层33、浮置电极层34、公共电极层35、第二钝化层36以及像素电极层37。

[0023] 其中，金属层32形成于基板31上；第一钝化层33形成于金属层32上且形成有暴露金属层32的表面的第一接触孔O1；浮置电极层34覆盖第一接触孔O1的底面以及与所述底面相连的第一接触孔O1的侧壁的一部分；公共电极层35位于第一钝化层33上且位于第一接触孔O1的外围，即第一钝化层33在第一接触孔O1周围的预定范围(尺寸为图中所示b2)内未覆盖公共电极层35；第二钝化层36位于公共电极层35以及公共电极层35所暴露的第一钝化层33上，且第二钝化层36形成有暴露浮置电极层34的表面的第二接触孔O2，第二接触孔O2和第一接触孔O1相通以构成现有技术所述的接触孔；像素电极层37位于第二钝化层36上以及第一接触孔O1和第二接触孔O2内，以使像素电极层37通过第一接触孔O1和第二接触孔O2与金属层32电连接。

[0024] 所述金属层32可以为阵列基板30的薄膜晶体管的源极和漏极的一者，则与图1所示现有技术相比，本发明实施例在实现TFT的金属层32和像素电极层37电连接的接触孔中增加浮置电极层34，使得像素电极层37通过浮置电极层34的桥接再与金属层32电连接，从而能够降低在接触孔内的像素电极层37的断膜几率，并且可以防止因接触孔内的像素电极层37的厚度较小，降低接触孔处的电阻。

[0025] 本发明实施例的阵列基板30的浮置电极层34完全位于接触孔内，即浮置电极层34的上边缘与第一接触孔O1之间间隔预定距离，此时对应设置的黑矩阵层38在第二接触孔O2右侧的尺寸为b2+c，其中b2为公共电极层35和接触孔(第二接触孔O2)的边缘距离，c为防止漏光的预增距离。而图2所示的黑矩阵层16在接触孔右侧的尺寸为a+b1+c，其中a为浮置电极层34在第二钝化层17的表面上的尺寸，b1为公共电极层15和浮置电极层34的边缘距离。可以看出，在b1＝b2时，与图2所示现有技术相比，本发明实施例相当于减少了距离a，因此能够减小黑矩阵层38的尺寸，提高像素开口率。

[0026] 本发明还提供一种如图4所示的液晶显示面板40，该液晶显示面板40包括上述阵列基板30以及与阵列基板相对间隔设置的彩膜基板41。其中，黑矩阵层38既可以设置于阵列基板30上，也可以设置于彩膜基板41，只需黑矩阵层38的边缘与公共电极层35的靠近金属层32的边缘重叠即可，所述重叠应理解为图3所示结构。

[0027] 本发明实施例的浮置电极层34和公共电极层35可以经同一(光罩)制程形成，从而能够减少整个阵列基板30的制造工序。以下结合图5和图6介绍所述阵列基板30的制造方法。

[0028] 图5是本发明的阵列基板一实施例的制造方法的流程图。如图5所示，本实施例的制造方法包括以下步骤：

[0029] S51：在基板上形成一金属层。

[0030] S52：在金属层上形成第一钝化层，且在第一钝化层形成暴露金属层的表面的第一接触孔。

[0031] 如图6所示，基板31用于形成前述液晶显示面板40的阵列基板30，所述基板31可为玻璃基体、塑料基体或可挠式基体。

[0032] 本实施例通过例如采用化学气相沉积(Chemical vapor deposition，CVD)、真空蒸镀、等离子化学气相沉积(Plasma Enhanced Chemical vapor deposition，PECVD)、溅射或低压化学气相沉积等方法在基板31上形成金属层32，即形成具有预定图案的阵列基板30的薄膜晶体管的源极或漏极，对应地，还需要形成薄膜晶体管的栅极，该栅极和源极与漏极之间具有栅极绝缘层(Gate Insulation Layer，GI)。

[0033] 本实施例可以利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻液对形成于金属层32上的一整片第一钝化层33进行蚀刻，从而得到具有第一接触孔O1的第一钝化层33，当然也可以采用干法蚀刻。

[0034] S53：在第一接触孔内形成浮置电极层，且在第一钝化层上形成公共电极层，浮置电极层覆盖第一接触孔的底面以及与底面相连的第一接触孔的侧壁的一部分，公共电极层位于第一接触孔的外围。

[0035] 继续参阅图6，浮置电极层34的上边缘与第一接触孔O1之间间隔预定距离。浮置电极层34和公共电极层35可以经同一光罩制程形成，具体地，在第一钝化层上33上形成一整片电极层345，且其覆盖第一接触孔O1；在电极层345上形成光阻层346；采用光罩347对光阻层346进行曝光，以除去光阻层346的位于第一接触孔O1中的部分，且剩余的光阻层346覆盖第一接触孔O1的底面以及与所述底面相连的第一接触孔O1的侧壁的一部分；蚀刻未被剩余的光阻层346覆盖的电极层346；除去剩余的光阻层346；刻蚀得到浮置电极层34和公共电极层35。

[0036] 其中，光阻层346在第一钝化层33上的厚度d1小于在第一接触孔O1的底面的厚度d2，即d1

[0037] S54：在第一接触孔内、公共电极层上以及公共电极层所暴露的第一钝化层上形成第二钝化层，且在第二钝化层上形成暴露浮置电极层的表面的第二接触孔。

[0038] S55：在第二钝化层上以及第一接触孔和第二接触孔内形成像素电极层，以使像素电极层通过第一接触孔和第二接触孔与金属层电连接。

[0039] 本实施例可以利用曝光、显影、刻蚀得到第二接触孔O2、具有预定图案的公共电极层35以及像素电极37，并且像素电极37可通过第一接触孔O1和第二接触孔O2与薄膜晶体管的金属层32电连接。薄膜晶体管的栅极与形成于阵列基板30上的栅极线对应电连接，薄膜晶体管的源极与形成于阵列基板30上的数据线对应电连接，栅极线和数据线垂直交叉形成阵列基板30的像素显示区域。

[0040] 在此基础上，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。