一种编程器高速IO与高压保护电路

摘要

本发明公开一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接场效应管M1的源极，场效应管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地。使用本发明的电路结构，能够使得通用编程器产品速度快，成本低，发热量小，不需要外接电源适配器，可以为用户创造更多效益。

权利要求

1.一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，其特征在于，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接场效应管M1的源极，场效应管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地，电阻RB1的另一端连接二极管ZD1的阳极，二极管ZD1的阴极连接二极管M7的阴极、三极管Y1的集电极、三极管Y2的集电极和场效应管M1的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RC1，电阻RC1的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RP1和三极管Y2的基极，电阻RP1的另一端连接VPP驱动1，三极管Y1的基极连接电阻RN1，电阻RN1的另一端连接GND驱动1，三极管Y1的发射极接地，当VPP电压大于7V时，ZD1导通，三极管Q1导通，拉低场效应管M1的栅极，M1关断，VPP电压只加到锁紧座上的芯片引脚，而与FPGA IO不通，也就不会有大电流流过RS1，如果没有VPP电压或者VPP电压小于7V，ZD1截止，Q1截止，场效应管M1在VG+10V的驱动下完全导通，漏极和源极直接相当于一根导线，可以通过双向信号。

2.根据权利要求1所述的一种编程器高速IO与高压保护电路，其特征在于，所述芯片U1A的型号为EP1C3。

说明书

一种编程器高速IO与高压保护电路

技术领域

[0001] 本发明涉及一种保护电路，具体是一种编程器高速IO与高压保护电路。

背景技术

[0002] 目前，其他公司的全驱通用编程器，所采用的IO驱动结构如图2所示(实际产品有48到144路相同的IO驱动电路)，ZIF1是编程器锁紧座接口,接目标芯片的引脚，这些引脚的功能可以是通用IO，芯片供电VDD，芯片编程高压VPP或者电源GND，所以需要配上图2这样的电路来完成不同的功能。这种电路结构存在一个瓶颈，就是编程时IO的速度上不去，尤其是目标芯片内置弱上拉双向IO的数据总线，比如NAND闪存，读写速度很难超过1MB/S。另外VPP电路的功耗非常大，RS1必须使用大功率的电阻，发热量大。

[0003] 具体原因如下：QC1/QP1/QN1这三个三极管的CE极之间都存在结间电容，不同型号的三极管，这个电容的容量在数pF到数十pF之间，这些结间电容与RS1构成了RC积分电路，致使高速IO信号波形出现严重失真，限制了编程器读写速度的提升。

[0004] 如果要解决速度瓶颈，只有两个途径，一是降低三极管PN结电容，这个因半导体工艺的限制，目前很难做出PN结电容更小的三极管。

[0005] 二是减小RS1的阻值，但这个电路中，RS1又作为VPP电压的限流电阻，保护FPGA IO不被烧坏，假设VPP＝21.5V，VCCIO＝3.3V，QP1导通，此时RS1两端压降为21.5-3.3-0.7＝17.5V，RS1功耗为U2/R＝0.93W，这个功耗相当大。如果将RS1减小到100欧，那么RS1的功耗将达到3.06W，很显然已经远远超过普通贴片电阻的最大功率了，整机的功耗也将非常大，所以想要提高速度，就必须解决VPP供电和RS1电阻的矛盾。

发明内容

[0006] 本发明的目的在于提供一种编程器高速IO与高压保护电路，以解决上述背景技术中提出的问题。

[0007] 为实现上述目的，本发明提供如下技术方案：

[0008] 一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接场效应管M1的源极，场效应管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地，电阻RB1的另一端连接二极管ZD1的阳极，二极管ZD1的阴极连接二极管M7的阴极、三极管Y1的集电极、三极管Y2的集电极和场效应管M1的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RC1，电阻RC1的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RP1和三极管Y2的基极，电阻RP1的另一端连接VPP驱动1，三极管Y1的基极连接电阻RN1，电阻RN1的另一端连接GND驱动1，三极管Y1的发射极接地，当VPP电压大于7V时，ZD1导通，三极管Q1导通，拉低场效应管M1的栅极，M1关断，VPP电压只加到锁紧座上的芯片引脚，而与FPGA IO不通，也就不会有大电流流过RS1，如果没有VPP电压或者VPP电压小于7V，ZD1截止，Q1截止，场效应管M1在VG+10V的驱动下完全导通，漏极和源极直接相当于一根导线，可以通过双向信号。

[0009] 作为本发明的优选方案：所述芯片U1A的型号为EP1C3。

[0010] 与现有技术相比，本发明的有益效果是：使用本发明的电路结构，能够使得通用编程器产品速度快，成本低，发热量小，不需要外接电源适配器，可以为用户创造更多效益。

附图说明

[0011] 图1为编程器高速IO与高压保护电路的电路图；

[0012] 图2为现有技术的电路图。

具体实施方式

[0013] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0014] 请参阅图1，一种编程器高速IO与高压保护电路，包括芯片U1A、二极管D1、电阻RS1和三极管Q1，所述芯片U1A的脚2连接二极管D1的阴极和电源VCCIO，二极管D1的阳极连接电阻RS1和芯片U1A的脚6，电阻RS1的另一端连接场效应管M1的源极，场效应管M1的栅极连接电阻RG1和三极管Q1的集电极，三极管Q1的基极连接电阻RB1和电阻RE1，电阻RE1的另一端连接三极管Q1的发射极并接地，电阻RB1的另一端连接二极管ZD1的阳极，二极管ZD1的阴极连接二极管M7的阴极、三极管Y1的集电极、三极管Y2的集电极和场效应管M1的漏极，二极管M7的阳极连接三极管Y3的集电极，三极管Y3的基极连接电阻RC2和电阻RC1，电阻RC1的另一端连接VDD驱动1，电阻RC2的另一端连接三极管Y3的发射极和电源VDD，三极管Y2的发射极连接电阻RP2和电源VPP，电阻RP2的另一端连接电阻RP1和三极管Y2的基极，电阻RP1的另一端连接VPP驱动1，三极管Y1的基极连接电阻RN1，电阻RN1的另一端连接GND驱动1，三极管Y1的发射极接地，当VPP电压大于7V时，ZD1导通，三极管Q1导通，拉低场效应管M1的栅极，M1关断，VPP电压只加到锁紧座上的芯片引脚，而与FPGA IO不通，也就不会有大电流流过RS1，如果没有VPP电压或者VPP电压小于7V，ZD1截止，Q1截止，场效应管M1在VG+10V的驱动下完全导通，漏极和源极直接相当于一根导线，可以通过双向信号。

[0015] 芯片U1A的型号为EP1C3。

[0016] 本发明的工作原理是：本发明设计的新型IO驱动电路。为解决速度与VPP的矛盾，加入了一组自动开关电路，VPP电压范围通常为DC9-24V，当VPP电压大于7V时，ZD1导通，三极管Q1导通，拉低场效应管M1的G极，M1关断，VPP电压只加到锁紧座上的芯片引脚，而与FPGA IO不通，也就不会有大电流流过RS1。如果没有VPP电压或者VPP电压小于7V，ZD1截止，Q1截止，场效应管M1在VG+10V的驱动下完全导通，DS极直接相当于一根导线，可以通过双向信号，此时FPGA IO与ZIF1锁紧座上芯片IO之间只有一个100欧的小电阻(根据产品需要，可以将此电阻减小到数十欧，进一步提高速度)，波形畸变更小，读写速度更快。使用此电路结构，我们的通用编程器产品的IO速度已经达到10MB/S，远远超过其他公司的同类产品。而且因为VPP高压不会通过RS1加到VCCIO，RS1功耗很低，发热量小，采用0603封装的小电阻即可，同时整机功耗也大大降低，直接使用USB即可提供整机工作电流，而同类产品都需要额外的电源适配器。