本发明公开了一种扫描驱动电路及液晶显示装置，所述扫描驱动电路包括锁存模块，接收上级控制信号、第一及第二时钟信号及复位信号并运算以获得第一控制信号并锁存及输出；逻辑处理模块接收第一及第二控制信号及第三时钟信号进行运算以获得逻辑控制信号并输出；输出模块接收逻辑控制信号及第二控制信号进行运算以获得扫描驱动信号并输出；扫描线连接输出模块，将扫描驱动信号传输至像素单元，以此实现所有扫描线开启的功能，利于液晶显示装置特殊功能的实现。
1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
锁存模块(100)，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
逻辑处理模块(200)，连接所述锁存模块(100)，用于接收所述锁存模块(100)输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
输出模块(300)，连接所述逻辑处理模块(200)，用于接收所述逻辑处理模块(200)输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及扫描线，连接所述输出模块(300)，用于将所述输出模块(300)输出的扫描驱动信号传输至像素单元；
所述锁存模块(100)包括第一至第四反相器(U1-U4)及第一可控开关(T1)，所述第一反相器(U1)的输入端连接所述第一时钟信号，所述第一反相器(U1)的输出端连接所述第二反相器(U2)的低电平端、所述第二时钟信号及所述第三反相器(U3)的高电平端，所述第二反相器(U2)的输入端连接所述上级控制信号，所述第二反相器(U2)的高电平端连接所述第一反相器(U1)的输入端及所述第三反相器(U3)的低电平端，所述第二反相器(U2)的输出端连接所述第三反相器(U3)的输出端，所述第三反相器(U3)的输入端连接本级控制信号，所述第一可控开关(T1)的控制端连接所述复位信号，所述第一可控开关(T1)的输入端连接开启电压端(VGH)，所述可控开关(T1)的输出端连接所述第二反相器(U2)的输出端及所述第四反相器(U4)的输入端，所述第四反相器(U4)的输出端连接所述第三反相器(U3)的输入端及所述逻辑处理模块(200)；
所述逻辑处理模块(200)包括第二至第七可控开关(T2-T7)，所述第二可控开关(T2)的控制端连接所述第二控制信号及所述第七可控开关(T7)的控制端，所述第二可控开关(T2)的输入端连接所述开启电压端(VGH)，所述第二可控开关(T2)的输出端连接所述第三可控开关(T3)及所述第四可控开关(T4)的输入端，所述第三可控开关(T3)的控制端连接所述第四反相器(U4)的输出端及所述第五可控开关(T5)的控制端，所述第三可控开关(T3)的输出端连接所述输出模块(300)、所述第四可控开关(T4)的输出端、所述第五可控开关(T5)及所述第七可控开关(T7)的输出端，所述第四可控开关(T4)的控制端连接所述第三时钟信号，所述第五可控开关(T5)的输入端连接所述第六可控开关(T6)的输出端，所述第六可控开关(T6)的控制端连接所述第三时钟信号，所述第六可控开关(T6)的输入端连接关闭电压端(VGL)及所述第七可控开关(T7)的输入端。
2.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
锁存模块(100)，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
逻辑处理模块(200)，连接所述锁存模块(100)，用于接收所述锁存模块(100)输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
输出模块(300)，连接所述逻辑处理模块(200)，用于接收所述逻辑处理模块(200)输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及扫描线，连接所述输出模块(300)，用于将所述输出模块(300)输出的扫描驱动信号传输至像素单元；
所述锁存模块(100)包括第一至第四反相器(U1-U4)及第一可控开关(T1)，所述第一反相器(U1)的输入端连接所述第一时钟信号，所述第一反相器(U1)的输出端连接所述第二反相器(U2)的低电平端、所述第二时钟信号及所述第三反相器(U3)的高电平端，所述第二反相器(U2)的输入端连接所述上级控制信号，所述第二反相器(U2)的高电平端连接所述第一反相器(U1)的输入端及所述第三反相器(U3)的低电平端，所述第二反相器(U2)的输出端连接所述第三反相器(U3)的输出端，所述第三反相器(U3)的输入端连接本级控制信号，所述第一可控开关(T1)的控制端连接所述复位信号，所述第一可控开关(T1)的输入端连接开启电压端(VGH)，所述可控开关(T1)的输出端连接所述第二反相器(U2)的输出端及所述第四反相器(U4)的输入端，所述第四反相器(U4)的输出端连接所述第三反相器(U3)的输入端及所述逻辑处理模块(200)；
所述逻辑处理模块(200)包括第二至第七可控开关(T2-T7)，所述第二可控开关(T2)的控制端连接所述第四反相器(U4)的输出端及所述第五可控开关(T5)的控制端，所述第二可控开关(T2)输入端连接所述第三可控开关(T3)的输入端及所述开启电压端(VGH)，所述第二可控开关(T2)的输出端连接所述第三可控开关(T3)的输出端及所述第四可控开关(T4)的输入端，所述第三可控开关(T3)的控制端连接所述第三时钟信号，所述第四可控开关(T4)的控制端连接所述第二控制信号及所述第七可控开关(T7)的控制端，所述第四可控开关(T4)的输出端连接所述输出模块(300)及所述第五及第七可控开关(T5、T7)的输出端，所述第五可控开关(T5)的输入端连接所述第六可控开关(T6)的输出端，所述第六可控开关(T6)的控制端连接所述第三时钟信号，所述第六可控开关(T6)的输入端连接所述第七可控开关(T7)的输入端及关闭电压端(VGL)。
3.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
锁存模块(100)，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
逻辑处理模块(200)，连接所述锁存模块(100)，用于接收所述锁存模块(100)输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
输出模块(300)，连接所述逻辑处理模块(200)，用于接收所述逻辑处理模块(200)输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及扫描线，连接所述输出模块(300)，用于将所述输出模块(300)输出的扫描驱动信号传输至像素单元；
所述锁存模块(100)包括第一至第四反相器(U1-U4)及第一可控开关(T1)，所述第一反相器(U1)的输入端连接所述第一时钟信号，所述第一反相器(U1)的输出端连接所述第二反相器(U2)的低电平端、所述第二时钟信号及所述第三反相器(U3)的高电平端，所述第二反相器(U2)的输入端连接所述上级控制信号，所述第二反相器(U2)的高电平端连接所述第一反相器(U1)的输入端及所述第三反相器(U3)的低电平端，所述第二反相器(U2)的输出端连接所述第三反相器(U3)的输出端，所述第三反相器(U3)的输入端连接本级控制信号，所述第一可控开关(T1)的控制端连接所述复位信号，所述第一可控开关(T1)的输入端连接开启电压端(VGH)，所述可控开关(T1)的输出端连接所述第二反相器(U2)的输出端及所述第四反相器(U4)的输入端，所述第四反相器(U4)的输出端连接所述第三反相器(U3)的输入端及所述逻辑处理模块(200)；
所述逻辑处理模块(200)包括第二至第七可控开关(T2-T7)，所述第二可控开关(T2)的控制端连接所述第四反相器(U4)的输出端及所述第六可控开关(T6)的控制端，所述第二可控开关(T2)的输入端连接所述第三可控开关(T3)的输入端及所述开启电压端(VGH)，所述第二可控开关(T2)的输出端连接所述第三可控开关(T3)的输出端及所述第四可控开关(T4)的输入端，所述第三可控开关(T3)的控制端连接所述第三时钟信号，所述第四可控开关(T4)的控制端连接所述第二控制信号及所述第七可控开关(T7)的控制端，所述第四可控开关(T4)的输出端连接所述输出模块(300)及所述第五及第七可控开关(T5、T7)的输出端，所述第五可控开关(T5)的输入端连接所述第六可控开关(T6)的输出端，所述五可控开关(T5)的控制端连接所述第三时钟信号，所述第六可控开关(T6)的输入端连接所述第七可控开关(T7)的输入端及关闭电压端(VGL)。
4.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
锁存模块(100)，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
逻辑处理模块(200)，连接所述锁存模块(100)，用于接收所述锁存模块(100)输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
输出模块(300)，连接所述逻辑处理模块(200)，用于接收所述逻辑处理模块(200)输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及扫描线，连接所述输出模块(300)，用于将所述输出模块(300)输出的扫描驱动信号传输至像素单元；
所述锁存模块(100)包括第一至第四反相器(U1-U4)及第一可控开关(T1)，所述第一反相器(U1)的输入端连接所述第一时钟信号，所述第一反相器(U1)的输出端连接所述第二反相器(U2)的低电平端、所述第二时钟信号及所述第三反相器(U3)的高电平端，所述第二反相器(U2)的输入端连接所述上级控制信号，所述第二反相器(U2)的高电平端连接所述第一反相器(U1)的输入端及所述第三反相器(U3)的低电平端，所述第二反相器(U2)的输出端连接所述第三反相器(U3)的输出端，所述第三反相器(U3)的输入端连接本级控制信号，所述第一可控开关(T1)的控制端连接所述复位信号，所述第一可控开关(T1)的输入端连接开启电压端(VGH)，所述可控开关(T1)的输出端连接所述第二反相器(U2)的输出端及所述第四反相器(U4)的输入端，所述第四反相器(U4)的输出端连接所述第三反相器(U3)的输入端及所述逻辑处理模块(200)；
所述逻辑处理模块(200)包括第二至第七可控开关(T2-T7)，所述第二可控开关(T2)的控制端连接所述第二控制信号及所述第七可控开关(T7)的控制端，所述第二可控开关(T2)的输入端连接所述开启电压端(VGH)，所述第二可控开关(T2)的输出端连接所述第三及第四可控开关(T3、T4)的输入端，所述第三可控开关(T3)的控制端连接所述第四反相器(U4)的输出端及所述第六可控开关(T6)的控制端，所述第三可控开关(T3)的输出端连接所述输出模块(300)、所述第四可控开关(T4)的输出端、所述第五可控开关(T5)及所述第七可控开关(T7)的输出端，所述第四可控开关(T4)的控制端连接所述第三时钟信号，所述第五可控开关(T5)的输入端连接所述第六可控开关(T6)的输出端，所述第五可控开关(T5)的控制端连接所述第三时钟信号，所述第六可控开关(T6)输入端连接关闭电压端(VGL)及所述第七可控开关(T7)的输入端。
5.根据权利要求1-4任意一项所述的扫描驱动电路，其特征在于，所述输出模块(300)包括第五至第七反相器(U5-U7)，所述第五反相器(U5)的输入端连接所述第五及第七可控开关(T5、T7)的输出端，所述第五反相器(U5)的输出端连接所述第六反相器(U6)的输入端，所述第六反相器(U6)的输出端连接所述第七反相器(U7)的输入端，所述第七反相器(U7)的输出端连接所述扫描线。
6.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
锁存模块(100)，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
逻辑处理模块(200)，连接所述锁存模块(100)，用于接收所述锁存模块(100)输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
输出模块(300)，连接所述逻辑处理模块(200)，用于接收所述逻辑处理模块(200)输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及扫描线，连接所述输出模块(300)，用于将所述输出模块(300)输出的扫描驱动信号传输至像素单元；
所述锁存模块(100)包括第一至第四反相器(U1-U4)及第一可控开关(T1)，所述第一反相器(U1)的输入端连接所述第一时钟信号，所述第一反相器(U1)的输出端连接所述第二反相器(U2)的低电平端、所述第二时钟信号及所述第三反相器(U3)的高电平端，所述第二反相器(U2)的输入端连接所述上级控制信号，所述第二反相器(U2)的高电平端连接所述第一反相器(U1)的输入端及所述第三反相器(U3)的低电平端，所述第二反相器(U2)的输出端连接所述第三反相器(U3)的输出端，所述第三反相器(U3)的输入端连接本级控制信号，所述第一可控开关(T1)的控制端连接所述复位信号，所述第一可控开关(T1)的输入端连接开启电压端(VGH)，所述可控开关(T1)的输出端连接所述第二反相器(U2)的输出端及所述第四反相器(U4)的输入端，所述第四反相器(U4)的输出端连接所述第三反相器(U3)的输入端及所述逻辑处理模块(200)；
所述逻辑处理模块(200)包括第二至第五可控开关(T2-T5)，所述第二可控开关(T2)的控制端连接所述第四反相器(U4)的输出端及所述第四可控开关(T4)的控制端，所述第二可控开关(T2)的输入端连接所述第三可控开关(T3)的输入端及所述开启电压端(VGH)，所述第二可控开关(T2)的输出端连接所述输出模块(300)及所述第三可控开关(T3)及所述第四可控开关(T4)的输出端，所述第三可控开关(T3)的控制端连接所述第三时钟信号及所述第五可控开关(T5)的控制端，所述第四可控开关(T4)的输入端连接所述第五可控开关(T5)的输出端，所述第五可控开关(T5)的输入端连接关闭电压端(VGL)。
7.根据权利要求6所述的扫描驱动电路，其特征在于，所述输出模块(300)包括第五及第六反相器(U5、U6)及或非门(Y1)，所述第五反相器(U5)的输入端连接所述第四可控开关(T4)的输出端，所述第五反相器(U5)的输出端连接所述或非门(Y1)的第一输入端，所述或非门(Y1)的第二输入端连接所述第二控制信号，所述或非门(Y1)的输出端连接所述第六反相器(U6)的输入端，所述第六反相器(U6)的输出端连接所述扫描线。
8.一种液晶显示装置，其特征在于，所述液晶显示装置包括如权利要求1-7任一所述的扫描驱动电路。
扫描驱动电路及具有该电路的液晶显示装置
技术领域
[0001] 本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及具有该电路的液晶显示装置。
背景技术
[0002] 目前的液晶显示装置中采用扫描驱动电路，也就是利用现有薄膜晶体管液晶显示器阵列制程将扫描驱动电路制作在阵列基板上，实现对逐行扫描的驱动方式。现有的扫描驱动电路的设计功能单一，不能够实现所有扫描线开启的功能，不利于液晶显示装置特殊功能的实现。
发明内容
[0003] 本发明主要解决的技术问题是提供一种扫描驱动电路及具有该电路的液晶显示装置，能够实现所有扫描线开启的功能，利于液晶显示装置特殊功能的实现。
[0004] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，包括：
[0005] 锁存模块，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；
[0006] 逻辑处理模块，连接所述锁存模块，用于接收所述锁存模块输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；
[0007] 输出模块，连接所述逻辑处理模块，用于接收所述逻辑处理模块输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；及
[0008] 扫描线，连接所述输出模块，用于将所述输出模块输出的扫描驱动信号传输至像素单元。
[0009] 其中，所述锁存模块包括第一至第四反相器及第一可控开关，所述第一反相器的输入端连接所述第一时钟信号，所述第一反相器的输出端连接所述第二反相器的低电平端、所述第二时钟信号及所述第三反相器的高电平端，所述第二反相器的输入端连接所述上级控制信号，所述第二反相器的高电平端连接所述第一反相器的输入端及所述第三反相器的低电平端，所述第二反相器的输出端连接所述第三反相器的输出端，所述第三反相器的输入端连接本级控制信号,所述可控开关的控制端连接所述复位信号，所述可控开关的输入端连接开启电压端，所述可控开关的输出端连接所述第二反相器的输出端及所述第四反相器的输入端，所述第四反相器的输出端连接所述第三反相器的输入端及所述逻辑处理模块。
[0010] 其中，所述逻辑处理模块包括第二至第七可控开关，所述第二可控开关的控制端连接所述第二控制信号及所述第七可控开关的控制端，所述第二可控开关的输入端连接所述开启电压端，所述第二可控开关的输出端连接所述第三可控开关及所述第四可控开关的输入端，所述第三可控开关的控制端连接所述第四反相器的输出端及所述第五可控开关的控制端，所述第三可控开关的输出端连接所述输出模块、所述第四可控开关的输出端、所述第五可控开关及所述第七可控开关的输出端，所述第四可控开关的控制端连接所述第三时钟信号，所述第五可控开关的输入端连接所述第六可控开关的输出端，所述第六可控开关的控制端连接所述第三时钟信号，所述第六可控开关的输入端连接所述关闭电压端及所述第七可控开关的输入端。
[0011] 其中，所述逻辑处理模块包括第二至第七可控开关，所述第二可控开关的控制端连接所述第四反相器的输出端及所述第五可控开关的控制端，所述第二可控开关输入端连接所述第三可控开关的输入端及所述开启电压端，所述第二可控开关的输出端连接所述第三可控开关的输出端及所述第四可控开关的输入端，所述第三可控开关的控制端连接所述第三时钟信号，所述第四可控开关的控制端连接所述第二控制信号及所述第七可控开关的控制端，所述第四可控开关的输出端连接所述输出模块及所述第五及第七可控开关的输出端，所述第五可控开关的输入端连接所述第六可控开关的输出端，所述第六可控开关的控制端连接所述第三时钟信号，所述第六可控开关的输入端连接所述第七可控开关的输入端及所述关闭电压端。
[0012] 其中，所述逻辑处理模块包括第二至第七可控开关，所述第二可控开关的控制端连接所述第四反相器的输出端及所述第六可控开关的控制端，所述第二可控开关的输入端连接所述第三可控开关的输入端及所述开启电压端，所述第二可控开关的输出端连接所述第三可控开关的输出端及所述第四可控开关的输入端，所述第三可控开关的控制端连接所述第三时钟信号，所述第四可控开关的控制端连接所述第二控制信号及所述第七可控开关的控制端，所述第四可控开关的输出端连接所述输出模块及所述第五及第七可控开关的输出端，所述第五可控开关的输入端连接所述第六可控开关的输出端，所述五可控开关的控制端连接所述第三时钟信号，所述第六可控开关的输入端连接所述第七可控开关的输入端及所述关闭电压端。
[0013] 其中，所述逻辑处理模块包括第二至第七可控开关，所述第二可控开关的控制端连接所述第二控制信号及所述第七可控开关的控制端，所述第二可控开关的输入端连接所述开启电压端，所述第二可控开关的输出端连接所述第三及第四可控开关的输入端，所述第三可控开关的控制端连接所述第四反相器的输出端及所述第六可控开关的控制端，所述第三可控开关的输出端连接所述输出模块、所述第四可控开关的输出端、所述第五可控开关及所述第七可控开关的输出端，所述第四可控开关的控制端连接所述第三时钟信号，所述第五可控开关的输入端连接所述第六可控开关的输出端，所述第五可控开关的控制端连接所述第三时钟信号，所述第六可控开关输入端连接所述关闭电压端及所述第七可控开关的输入端。
[0014] 其中，所述输出模块包括第五至第七反相器，所述第五反相器的输入端连接所述第五及第七可控开关的输出端，所述第五反相器的输出端连接所述第六反相器的输入端，所述第六反相器的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述扫描线。
[0015] 其中，所述逻辑处理模块包括第二至第五可控开关，所述第二可控开关的控制端连接所述第四反相器的输出端及所述第四可控开关的控制端，所述第二可控开关的输入端连接所述第三可控开关的输入端及所述开启电压端，所述第二可控开关的输出端连接所述输出模块及所述第三可控开关及所述第四可控开关的输出端，所述第三可控开关的控制端连接所述第三时钟信号及所述第五可控开关的控制端，所述第四可控开关的输入端连接所述第五可控开关的输出端，所述第五可控开关的输入端连接所述关闭电压端。
[0016] 其中，所述输出模块包括第五及第六反相器及或非门，所述第五反相器的输入端连接所述第四可控开关的输出端，所述第五反相器的输出端连接所述或非门的第一输入端，所述或非门的第二输入端连接所述第二控制信号，所述或非门的输出端连接所述第六反相器的输入端，所述第六反相器的输出端连接所述扫描线。
[0017] 为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示装置，包括如上所述任一所述的扫描驱动电路。
[0018] 本发明的有益效果是：区别于现有技术的情况，本发明的扫描驱动电路通过逻辑处理模块对锁存模块输出的第一控制信号与第三时钟信号进行逻辑运算，以在所述第二控制信号工作期间，无论所述第一控制信号与所述第三时钟信号的电位如何变化，所述输出模块都输出高电平的扫描驱动信号给所述扫描线，以此实现所有扫描线开启的功能，利于液晶显示装置特殊功能的实现。
附图说明
[0019] 图1是现有技术中扫描驱动电路的结构示意图；
[0020] 图2是本发明的第一实施例的扫描驱动电路的结构示意图；
[0021] 图3是本发明的第二实施例的扫描驱动电路的结构示意图；
[0022] 图4是本发明的第三实施例的扫描驱动电路的结构示意图；
[0023] 图5是本发明的第四实施例的扫描驱动电路的结构示意图；
[0024] 图6是本发明的第五实施例的扫描驱动电路的结构示意图；
[0025] 图7是本发明的扫描驱动电路的波形图；
[0026] 图8是本发明的液晶显示装置的示意图。
具体实施方式
[0027] 请参阅图1，是现有技术中扫描驱动电路的结构示意图。如图1所示，现有技术中的扫描驱动电路中的逻辑处理模块20包括四个可控开关用于接收锁存模块10输出的第一控制信号及接收第三时钟信号并对其进行运算后输出高电平或低电平的逻辑控制信号给输出模块30，所述输出模块30包括三个反相器用来对接收到的所述逻辑控制信号进行运算后输出高电平或低电平的扫描驱动信号给扫描线，也就是说，在图1中，当所述锁存模块10输出的第一控制信号及所述逻辑处理模块20接收到的第三时钟信号发生变化，则所述输出模块30输出的扫描驱动信号也会发生变化，因此不能实现所有扫描线的开启功能，不利于液晶显示装置特殊功能的实现。
[0028] 请参阅图2，是本发明第一实施例的扫描驱动电路的结构示意图。如图2所示，本发明的扫描驱动电路1包括锁存模块100，用于接收上级控制信号、第一及第二时钟信号及复位信号并对所述上级控制信号、第一及第二时钟信号及复位信号进行运算以获得第一控制信号并对所述第一控制信号进行锁存及输出；逻辑处理模块200，连接所述锁存模块100，用于接收所述锁存模块100输出的第一控制信号并对所述第一控制信号、第二控制信号及第三时钟信号进行逻辑运算以获得逻辑控制信号并将所述逻辑控制信号输出；输出模块300，连接所述逻辑处理模块200，用于接收所述逻辑处理模块200输出的逻辑控制信号并对所述逻辑控制信号及所述第二控制信号进行运算以获得扫描驱动信号，并将所述扫描驱动信号输出；扫描线，连接所述输出模块300，用于将所述输出模块300输出的扫描驱动信号传输至像素单元。
[0029] 所述锁存模块100包括第一至第四反相器U1-U4及第一可控开关T1，所述第一反相器U1的输入端连接所述第一时钟信号，所述第一反相器U1的输出端连接所述第二反相器U2的低电平端、所述第二时钟信号及所述第三反相器U3的高电平端，所述第二反相器U2的输入端连接所述上级控制信号，所述第二反相器U2的高电平端连接所述第一反相器U1的输入端及所述第三反相器U3的低电平端，所述第二反相器U2的输出端连接所述第三反相器U3的输出端，所述第三反相器U3的输入端连接本级控制信号,所述可控开关T1的控制端连接所述复位信号，所述可控开关T1的输入端连接开启电压端VGH，所述可控开关T1的输出端连接所述第二反相器U2的输出端及所述第四反相器U4的输入端，所述第四反相器U4的输出端连接所述第三反相器U3的输入端及所述逻辑处理模块200。在本实施例中，所述第一可控开关T1为PMOS型薄膜晶体管。
[0030] 所述逻辑处理模块200包括第二至第七可控开关T2-T7，所述第二可控开关T2的控制端连接所述第二控制信号及所述第七可控开关T7的控制端，所述第二可控开关T2的输入端连接所述开启电压端VGH，所述第二可控开关T2的输出端连接所述第三可控开关T3及所述第四可控开关T4的输入端，所述第三可控开关T3的控制端连接所述第四反相器U4的输出端及所述第五可控开关T5的控制端，所述第三可控开关T3的输出端连接所述输出模块300、所述第四可控开关T4的输出端、所述第五可控开关T5及所述第七可控开关T7的输出端，所述第四可控开关T4的控制端连接所述第三时钟信号，所述第五可控开关T5的输入端连接所述第六可控开关T6的输出端，所述第六可控开关T6的控制端连接所述第三时钟信号，所述第六可控开关T6的输入端连接所述关闭电压端VGL及所述第七可控开关T7的输入端。
[0031] 所述输出模块300包括第五至第七反相器U3-U7，所述第五反相器U5的输入端连接所述第五及第七可控开关T5、T7的输出端，所述第五反相器U5的输出端连接所述第六反相器U6的输入端，所述第六反相器U6的输出端连接所述第七反相器U7的输入端，所述第七反相器U7的输出端连接所述扫描线。
[0032] 请参阅图3，是本发明的第二实施例的扫描驱动电路的结构示意图。如图3所示，所述第二实施例的扫描驱动电路与所述第一实施例的扫描驱动电路的区别之处在于：所述逻辑处理模块200包括第二至第七可控开关T2-T7，所述第二可控开关T2的控制端连接所述第四反相器U4的输出端及所述第五可控开关T5的控制端，所述第二可控开关T2输入端连接所述第三可控开关T3的输入端及所述开启电压端VGH，所述第二可控开关T2的输出端连接所述第三可控开关T3的输出端及所述第四可控开关T4的输入端，所述第三可控开关T3的控制端连接所述第三时钟信号，所述第四可控开关T4的控制端连接所述第二控制信号及所述第七可控开关T7的控制端，所述第四可控开关T4的输出端连接所述输出模块300及所述第五及第七可控开关T5、T7的输出端，所述第五可控开关T5的输入端连接所述第六可控开关T6的输出端，所述第六可控开关T6的控制端连接所述第三时钟信号，所述第六可控开关T6的输入端连接所述第七可控开关T7的输入端及所述关闭电压端VGL。
[0033] 请参阅图4，是本发明的第三实施例的扫描驱动电路的结构示意图。如图4所示，所述第三实施例的扫描驱动电路与所述第一实施例的扫描驱动电路的区别之处在于：所述逻辑处理模块200包括第二至第七可控开关T2-T7，所述第二可控开关T2的控制端连接所述第四反相器U4的输出端及所述第六可控开关T6的控制端，所述第二可控开关T2的输入端连接所述第三可控开关T3的输入端及所述开启电压端VGH，所述第二可控开关T2的输出端连接所述第三可控开关T3的输出端及所述第四可控开关T4的输入端，所述第三可控开关T3的控制端连接所述第三时钟信号，所述第四可控开关T4的控制端连接所述第二控制信号及所述第七可控开关T7的控制端，所述第四可控开关T4的输出端连接所述输出模块300及所述第五及第七可控开关T5、T7的输出端，所述第五可控开关T5的输入端连接所述第六可控开关T6的输出端，所述五可控开关T5的控制端连接所述第三时钟信号，所述第六可控开关T6的输入端连接所述第七可控开关T7的输入端及所述关闭电压端VGL。
[0034] 请参阅图5，是本发明的第四实施例的扫描驱动电路的结构示意图。如图5所示，所述第四实施例的扫描驱动电路与所述第一实施例的扫描驱动电路的区别之处在于：所述逻辑处理模块200包括第二至第七可控开关T2-T7，所述第二可控开关T2的控制端连接所述第二控制信号及所述第七可控开关T7的控制端，所述第二可控开关T2的输入端连接所述开启电压端VGH，所述第二可控开关T2的输出端连接所述第三及第四可控开关T3、T4的输入端，所述第三可控开关T3的控制端连接所述第四反相器U4的输出端及所述第六可控开关T6的控制端，所述第三可控开关T3的输出端连接所述输出模块300、所述第四可控开关T4的输出端、所述第五可控开关T5及所述第七可控开关T7的输出端，所述第四可控开关T4的控制端连接所述第三时钟信号，所述第五可控开关T5的输入端连接所述第六可控开关T6的输出端，所述第五可控开关T5的控制端连接所述第三时钟信号，所述第六可控开关T6输入端连接所述关闭电压端VGL及所述第七可控开关T7的输入端。
[0035] 所述第一至第四实施例中，所述第二至第四可控开关T2-T4均为PMOS型薄膜晶体管，所述第五至第七可控开关均为NMOS型薄膜晶体管。
[0036] 所述第一至第四实施例的所述扫描驱动电路1的工作原理如下：
[0037] 无论所述锁存模块100接收到的第一时钟信号、所述第二时钟信号及所述复位信号的电位如何，且不论所述锁存模块100输出的第一控制信号的电位如何，也不论所述逻辑处理模块200接收到的第三时钟信号电位如何，当所述第二控制信号为高电平信号时，所述第七可控开关T7导通，由于所述第七可控开关T7的输入连接所述关闭电压端VGL，即为低电位，因此所述第七可控开关T7的输出端输出低电平信号给所述输出模块300，所述输出模块300将接收到的低电平信号经过所述第五至第七反向器的运算后输出高电平的扫描驱动信号给所述扫描线，从而使得所有扫描线均实现开启功能。
[0038] 请参阅图6，是本发明的第五实施例的扫描驱动电路的结构示意图。如图6所示，所述第五实施例的扫描驱动电路与所述第一实施例的扫描驱动电路的区别之处在于：所述逻辑处理模块200包括第二至第五可控开关T2-T5，所述第二可控开关T2的控制端连接所述第四反相器U4的输出端及所述第四可控开关T4的控制端，所述第二可控开关T2的输入端连接所述第三可控开关T3的输入端及所述开启电压端VGH，所述第二可控开关T2的输出端连接所述输出模块300及所述第三可控开关T3及所述第四可控开关T4的输出端，所述第三可控开关T3的控制端连接所述第三时钟信号及所述第五可控开关T5的控制端，所述第四可控开关T4的输入端连接所述第五可控开关T5的输出端，所述第五可控开关T5的输入端连接所述关闭电压端VGL。在本实施例中，所述第二及第三可控开关T2及T3为PMOS型薄膜晶体管，所述第四及第五可控开关T4及T5为NMOS型薄膜晶体管。
[0039] 所述输出模块300包括第五及第六反相器U5、U6及或非门Y1，所述第五反相器U5的输入端连接所述第四可控开关T4的输出端，所述第五反相器U5的输出端连接所述或非门Y1的第一输入端，所述或非门Y1的第二输入端连接所述第二控制信号，所述或非门Y1的输出端连接所述第六反相器U6的输入端，所述第六反相器U6的输出端连接所述扫描线。
[0040] 所述第五实施例的所述扫描驱动电路1的工作原理如下：
[0041] 无论所述锁存模块100接收到的第一时钟信号、所述第二时钟信号及所述复位信号的电位如何，且不论所述锁存模块100输出的第一控制信号的电位如何，也不论所述逻辑处理模块200接收到的第三时钟信号电位如何，假如所述逻辑处理模块200输出高电平信号，则所述高电平信号经过所述输出模块300的第五反相器U5后输出低电平信号给所述或非门Y1的第一输入端，所述第二控制信号输出高电平信号给所述或非门Y1的第二输入端，则所述或非门Y1经过或非运算后输出低电平信号给所述第六反相器U6的输入端，所述反相器U6输出高电平的扫描驱动信号给所述扫描线，从而使得所有扫描线均实现开启功能；假如所述逻辑处理模块200输出低电平信号，则所述低电平信号经过所述输出模块300的第五反相器U5后输出高电平信号给所述或非门Y1的第一输入端，所述第二控制信号Gas输出高电平信号给所述或非门Y1的第二输入端，则所述或非门Y1经过或非运算后输出低电平信号给所述第六反相器U6的输入端，所述反相器U6输出高电平的扫描驱动信号给所述扫描线，从而使得所有扫描线均实现开启功能。
[0042] 请参阅图7，图7是本发明扫描驱动电路1的波形图。根据图7分析可知，在所述第二控制信号工作期间，即所述第二控制信号维持在高电平状态，此时无论所述锁存模块100输出的第一控制信号及所述第三时钟信号发生任何变化，所述输出模块300均输出高电平的扫描驱动信号，从而使得所有的扫描线均实现开启功能，在所述第二控制信号变为低电平信号后，所述扫描驱动电路1工作正常。
[0043] 所述第一至第五实施例中仅以一个扫描驱动电路为例进行说明，其中，所述上级控制信号为上级控制信号Q(N-1)，所述第一控制信号为第一控制信号Q(N)，所述第一时钟信号为第一时钟信号CK1，所述第二时钟信号为第二时钟信号XCK1，所述复位信号为复位信号Reset，所述第三时钟信号为第三时钟信号CK2，所述第二控制信号为第二控制信号Gas，所述扫描线为扫描线Gate。
[0044] 请参阅图8，为本发明一种液晶显示装置的示意图。所述液晶显示装置包括前述的扫描驱动电路1，所述扫描驱动电路1设置在所述液晶显示装置的两端。
[0045] 本发明的扫描驱动电路1通过逻辑处理模块对锁存模块输出的第一控制信号与第三时钟信号进行逻辑运算，以在所述第二控制信号工作期间，无论所述第一控制信号与所述第三时钟信号的电位如何变化，所述输出模块都输出高电平的扫描驱动信号给所述扫描线，以此实现所有扫描线开启的功能，利于液晶显示装置特殊功能的实现。
[0046] 以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
