本发明公开了一种扫描驱动电路及液晶显示装置，所述扫描驱动电路包括多个级联的扫描驱动单元，每一扫描驱动单元包括输入模块输出低电平信号及若干驱动电路，每一驱动电路对应驱动一条扫描线，每一驱动电路包括控制模块根据接收的低电平信号输出控制信号；输出模块及下拉模块根据接收的控制信号导通或截止；扫描线输出高或低电平的扫描驱动信号至像素单元；当输出模块截止时，下拉模块导通，扫描线输出低电平的扫描驱动信号至像素单元；当输出模块导通时，下拉模块截止，扫描线输出高电平的扫描驱动信号至所述像素单元，以此实现简化液晶显示装置的电路，节省空间，进而利于液晶显示装置的窄边框设计。
1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括：
一输入模块(100)，用于根据接收到的第一时钟信号、上级下传信号及本级下传信号输出低电平信号；及
若干驱动电路(200)，每一驱动电路(200)驱动对应的一条扫描线，每一所述驱动电路(200)包括：
控制模块(210)，连接所述输入模块(100)，用于接收所述输入模块(100)输出的低电平信号，并根据所述低电平信号、第二时钟信号及复位信号输出控制信号；
输出模块(220)，连接所述控制模块(210)，用于接收所述控制模块(210)输出的控制信号并根据所述控制信号导通或截止；
下拉模块(230)，连接所述控制模块(210)及所述输出模块(220)，所述下拉模块(230)接收所述控制模块(210)输出的控制信号并根据所述控制信号导通或截止；
扫描线，连接所述输出模块(220)及所述下拉模块(230)，用于输出高电平的扫描驱动信号或者低电平的扫描驱动信号至像素单元；
当所述输出模块(220)截止时，所述下拉模块(230)导通，从而所述扫描线输出低电平的扫描驱动信号至所述像素单元；当所述输出模块(220)导通时，所述下拉模块(230)截止，从而所述扫描线输出高电平的扫描驱动信号至所述像素单元，所述输入模块(100)包括第一至第十可控开关(T1-T10)，所述第一可控开关(T1)的控制端连接所述第一时钟信号，所述第一可控开关(T1)的输入端连接高电位端(H)，所述第一可控开关(T1)的输出端连接所述第二可控开关(T2)的输出端，所述第二可控开关(T2)的控制端连接所述第一时钟信号及所述第一可控开关(T1)的控制端，所述第二可控开关(T2)的输入端连接低电位端(L)，所述第三可控开关(T3)的控制端连接所述本级下传信号，所述第三可控开关(T3)的输入端连接所述低电位端(L)，所述第三可控开关(T3)的输出端连接所述第四可控开关(T4)的输入端，所述第四可控开关(T4)的控制端连接所述第一可控开关(T1)的输出端，所述第四可控开关(T4)的输出端连接所述第五可控开关(T5)的输出端，所述第五可控开关(T5)的控制端连接所述上级下传信号，所述第五可控开关(T5)的输入端连接所述第六可控开关(T6)的输出端，所述第六可控开关(T6)的控制端连接所述第一可控开关(T1)的输出端，所述第六可控开关(T6)的输入端连接所述高电位端(H)，所述第七可控开关(T7)的输入端连接所述第六可控开关(T6)的输入端及所述高电位端(H)，所述第七可控开关(T7)的控制端连接所述第一时钟信号，所述第七可控开关(T7)的输出端连接所述第八可控开关(T8)的输入端，所述第八可控开关(T8)的控制端连接所述本级下传信号，所述第八可控开关(T8)的输出端连接所述第九可控开关(T9)的输出端，所述第九可控开关(T9)的控制端连接所述第一时钟信号，所述第九可控开关(T9)的输入端连接所述第十可控开关(T10)的输出端，所述第十可控开关(T10)的控制端连接所述上级下传信号，所述第十可控开关(T10)的输入端连接所述低电位端(L)，所述第四可控开关(T4)及所述第九可控开关(T9)的输出端相连作为所述输入模块(100)的输出端，所述输入模块(100)的输出端连接每一驱动电路(200)。
2.根据权利要求1所述的扫描驱动电路，其特征在于，所述每一驱动电路(200)的控制模块(210)包括第十一至第十三可控开关(T11-T13)，所述第十一可控开关(T11)的控制端连接所述第二时钟信号，所述第十一可控开关(T11)的输入端连接所述输入模块(100)的输出端，所述第十一可控开关(T11)的输出端连接所述第十二可控开关(T12)及所述第十三可控开关(T13)的输出端，所述第十二可控开关(T12)及所述第十三可控开关(T13)的输入端连接所述高电位端(H)，所述第十二可控开关(T12)的控制端连接第三时钟信号，所述第十三可控开关(T13)的控制端连接所述复位信号，所述第十二可控开关(T12)及所述第十三可控开关(T13)的输出端相连作为所述控制模块(210)的输出端，所述控制模块(210)的输出端连接所述输出模块(220)及所述下拉模块(230)。
3.根据权利要求2所述的扫描驱动电路，其特征在于，所述每一驱动电路(200)的输出模块(220)包括第十四至第十七可控开关(T14-T17)，所述第十四可控开关(T14)的控制端连接所述第十五可控开关(T15)的控制端及所述控制模块(210)的输出端，所述第十四可控开关(T14)的输入端连接所述高电位端(H)，所述第十四可控开关(T14)的输出端连接所述第十五可控开关(T15)的输出端，所述第十五可控开关(T15)的输入端连接所述低电位端(L)，所述第十六可控开关(T16)的控制端连接所述第十四可控开关(T14)的输出端，所述第十六可控开关(T16)的输入端连接所述第十七可控开关(T17)的输入端及第四时钟信号，所述第十六可控开关(T16)的输出端连接所述驱动电路对应驱动的所述扫描线及所述第十七可控开关(T17)的输出端，所述第十七可控开关(T17)的控制端连接所述控制模块(210)的输出端及所述下拉模块(230)。
4.根据权利要求3所述的扫描驱动电路，其特征在于，所述每一驱动电路(200)的下拉模块(230)包括第十八可控开关(T18)，所述第十八可控开关(T18)的控制端连接所述控制模块(210)的输出端，所述第十八可控开关(T18)的输入端连接所述低电位端(L)，所述第十八可控开关(T18)的输出端连接所述扫描线及所述第十七可控开关(T17)的输出端。
5.根据权利要求4所述的扫描驱动电路，其特征在于，所述第一可控开关(T1)、所述第五可控开关(T5)、所述第六可控开关(T6)、所述第七可控开关(T7)、所述第八可控开关(T8)、所述第十四可控开关(T14)及所述第十七可控开关(T17)均为PMOS型薄膜晶体管；所述第二可控开关(T2)、所述第三可控开关(T3)、所述第四可控开关(T4)、所述第九可控开关(T9)、所述第十可控开关(T10)、所述第十一可控开关(T11)、所述第十二可控开关(T12)、所述第十三可控开关(T13)、所述第十五可控开关(T15)、所述第十六可控开关(T16)及所述第十八可控开关(T18)均为NMOS型薄膜晶体管。
6.根据权利要求3所述的扫描驱动电路，其特征在于，为保证所述扫描驱动信号开启时间不变，将所述上级下传信号、所述本级下传信号及所述第四时钟信号的高电平的时间增加至3倍，所述第一时钟信号的高电平与低电平切换的频率减少至1/3。
7.根据权利要求3所述的扫描驱动电路，其特征在于，所述每一驱动电路(200)通过不同的第二时钟信号的控制对所述驱动电路对应驱动的所述扫描线输出不同的扫描驱动信号，所述第一时钟信号及所述上级下传信号均为低电平信号，所述本级下传信号及所述第四时钟信号均为高电平信号。
8.根据权利要求1所述的扫描驱动电路，其特征在于，所述若干驱动电路(200)包括3个驱动电路。
9.一种液晶显示装置，其特征在于，所述液晶显示装置包括如权利要求1-8任一所述的扫描驱动电路。
扫描驱动电路及具有该电路的液晶显示装置
技术领域
[0001] 本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及具有该电路的液晶显示装置。
背景技术
[0002] 目前的液晶显示装置中采用扫描驱动电路，也就是利用现有薄膜晶体管液晶显示器阵列制程将扫描驱动电路制作在阵列基板上，实现对逐行扫描的驱动方式。现有的液晶显示装置中每一扫描驱动电路仅驱动一条扫描线，而一般液晶显示装置中设置诸多条扫描线，这将需要设计诸多扫描驱动电路，势必使得电路设计复杂，且占用空间，不利于液晶显示装置的窄边框设计。
发明内容
[0003] 本发明主要解决的技术问题是提供一种扫描驱动电路及具有该电路的液晶显示装置，以简化液晶显示装置的电路，节省空间，进而利于液晶显示装置的窄边框设计。
[0004] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，所述扫描驱动电路包括若干级联的扫描驱动单元，每一所述扫描驱动单元包括：
[0005] 一输入模块，用于根据接收到的第一时钟信号、上级下传信号及本级下传信号输出低电平信号；及
[0006] 若干驱动电路，每一驱动电路驱动对应的一条扫描线，每一所述驱动电路包括：
[0007] 控制模块，连接所述输入模块，用于接收所述输入模块输出的低电平信号，并根据所述低电平信号、第二时钟信号及复位信号输出控制信号；
[0008] 输出模块，连接所述控制模块，用于接收所述控制模块输出的控制信号并根据所述控制信号导通或截止；
[0009] 下拉模块，连接所述控制模块及所述输出模块，所述下拉模块接收所述控制模块输出的控制信号并根据所述控制信号导通或截止；
[0010] 扫描线，连接所述输出模块及所述下拉模块，用于输出高电平的扫描驱动信号或者低电平的扫描驱动信号至像素单元；
[0011] 当所述输出模块截止时，所述下拉模块导通，从而所述扫描线输出低电平的扫描驱动信号至所述像素单元；当所述输出模块导通时，所述下拉模块截止，从而所述扫描线输出高电平的扫描驱动信号至所述像素单元。
[0012] 其中，所述输入模块包括第一至第十可控开关，所述第一可控开关的控制端连接所述第一时钟信号，所述第一可控开关的输入端连接高电位端，所述第一可控开关的输出端连接所述第二可控开关的输出端，所述第二可控开关的控制端连接所述第一时钟信号及所述第一可控开关的控制端，所述第二可控开关的输入端连接低电位端，所述第三可控开关的控制端连接所述本级下传信号，所述第三可控开关的输入端连接所述低电位端，所述第三可控开关的输出端连接所述第四可控开关的输入端，所述第四可控开关的控制端连接所述第一可控开关的输出端，所述第四可控开关的输出端连接所述第五可控开关的输出端，所述第五可控开关的控制端连接所述上级下传信号，所述第五可控开关的输入端连接所述第六可控开关的输出端，所述第六可控开关的控制端连接所述第一可控开关的输出端，所述第六可控开关的输入端连接所述高电位端，所述第七可控开关的输入端连接所述第六可控开关的输入端及所述高电位端，所述第七可控开关的控制端连接所述第一时钟信号，所述第七可控开关的输出端连接所述第八可控开关的输入端，所述第八可控开关的控制端连接所述本级下传信号，所述第八可控开关的输出端连接所述第九可控开关的输出端，所述第九可控开关的控制端连接所述第一时钟信号，所述第九可控开关的输入端连接所述第十可控开关的输出端，所述第十可控开关的控制端连接所述上级下传信号，所述第十可控开关的输入端连接所述低电位端，所述第四可控开关及所述第九可控开关的输出端相连作为所述输入模块的输出端，所述输入模块的输出端连接每一驱动电路。
[0013] 其中，所述每一驱动电路的控制模块包括第十一至第十三可控开关，所述第十一可控开关的控制端连接所述第二时钟信号，所述第十一可控开关的输入端连接所述输入模块的输出端，所述第十一可控开关的输出端连接所述第十二可控开关及所述第十三可控开关的输出端，所述第十二可控开关及所述第十三可控开关的输入端连接所述高电位端，所述第十二可控开关的控制端连接第三时钟信号，所述第十三可控开关的控制端连接所述复位信号，所述第十二可控开关及所述第十三可控开关的输出端相连作为所述控制模块的输出端，所述控制模块的输出端连接所述输出模块及所述下拉模块。
[0014] 其中，所述每一驱动电路的输出模块包括第十四至第十七可控开关，所述第十四可控开关的控制端连接所述第十五可控开关的控制端及所述控制模块的输出端，所述第十四可控开关的输入端连接所述高电位端，所述第十四可控开关的输出端连接所述第十五可控开关的输出端，所述第十五可控开关的输入端连接所述低电位端，所述第十六可控开关的控制端连接所述第十四可控开关的输出端，所述第十六可控开关的输入端连接所述第十七可控开关的输入端及第四时钟信号，所述第十六可控开关的输出端连接所述驱动电路对应驱动所述扫描线及所述第十七可控开关的输出端，所述第十七可控开关的控制端连接所述控制模块的输出端及所述下拉模块。
[0015] 其中，所述每一驱动电路的下拉模块包括第十八可控开关，所述第十八可控开关的控制端连接所述控制模块的输出端，所述第十八可控开关的输入端连接所述低电位端，所述第十八可控开关的输出端连接所述扫描线及所述第十七可控开关的输出端。
[0016] 其中，所述第一可控开关、所述第五可控开关、所述第六可控开关、所述第七可控开关、所述第八可控开关、所述第十四可控开关及所述第十七可控开关均为PMOS型薄膜晶体管；所述第二可控开关、所述第三可控开关、所述第四可控开关、所述第九可控开关、所述第十可控开关、所述第十一可控开关、所述第十二可控开关、所述第十三可控开关、所述第十五可控开关、所述第十六可控开关及所述第十八可控开关均为NMOS型薄膜晶体管。
[0017] 其中，为保证所述扫描驱动信号开启时间不变，将所述上级下传信号、所述本级下传信号及所述第四时钟信号的高电平的时间增加至3倍，所述第一时钟信号的高电平与低电平切换的频率减少至1/3。
[0018] 其中，所述每一驱动电路通过不同的第二时钟信号的控制对所述驱动电路对应驱动的所述扫描线输出不同的扫描驱动信号，所述第一时钟信号及所述上级下传信号均为低电平信号，所述本级下传信号及所述第四时钟信号均为高电平信号。
[0019] 其中，所述若干驱动电路包括3个驱动电路。
[0020] 为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示装置，包括如上所述任一所述的扫描驱动电路。
[0021] 本发明的有益效果是：区别于现有技术的情况，本发明的液晶显示装置通过输入模块根据接收到的第一时钟信号、上级下传信号及本级下传信号输出低电平信号分别提供给多个驱动电路的控制模块，以使得每一驱动电路的控制模块根据接收到的低电平信号、第二时钟信号及复位信号输出控制信号控制对应的输出模块及下拉模块导通或截止，以对连接每一驱动电路的扫描线提供扫描驱动信号，以此实现简化液晶显示装置的电路，节省空间，进而利于液晶显示装置的窄边框设计。
附图说明
[0022] 图1是现有技术中扫描驱动电路的结构示意图；
[0023] 图2是现有技术中扫描驱动电路的波形图；
[0024] 图3是本发明的扫描驱动电路的结构示意图；
[0025] 图4是本发明的扫描驱动电路的波形图；
[0026] 图5是本发明的液晶显示装置的示意图。
具体实施方式
[0027] 请参阅图1，现有技术中液晶显示装置中设置有若干条扫描线，也就需要对应这些扫描线设置相应的扫描驱动电路，而现有的每一扫描驱动电路仅驱动一条扫描线，每一扫描驱动电路包括输入模块10、输出模块20及下拉模块30，这将使得液晶显示装置中的电路设计复杂。请继续参阅图2，图2为现有技术中扫描驱动电路的波形图。其中，当所述输入模块10接收到上级下传信号ST(N-2)及第一时钟信号CK均为低电平，且本级下传信号ST(N)为高电平时，通过所述薄膜晶体管t1将所述低电平信号转换为高电平信号，使得薄膜晶体管t3及t4均导通，所述输入模块10输出低电平信号，所述输出模块20中的薄膜晶体管t13及t14均导通，所述第二时钟信号CK3为高电平时输出高电平的扫描驱动信号给对应连接所述扫描驱动电路的扫描线，下一级扫描驱动电路原理相同。
[0028] 请参阅图3，是本发明的扫描驱动电路的结构示意图。如图3所示，本发明的扫描驱动电路包括多个级联的扫描驱动单元1，每一扫描驱动单元1包括一输入模块100及若干驱动电路200，每一驱动电路200驱动对应的一条扫描线。在本实施方式中，仅以一个扫描驱动单元1为例进行说明，所述若干驱动电路200为3个驱动电路，以分别驱动扫描线G(N-1)、G(N)及G(N+1)，在此仅以驱动扫描线G(N-1)的驱动电路200为例进行说明。
[0029] 所述输入模块100用于根据接收到的第一时钟信号、上级下传信号及本级下传信号输出低电平信号；每一驱动电路200包括控制模块210，连接所述输入模块100，用于接收所述输入模块100输出的低电平信号，并根据所述低电平信号、第二时钟信号及复位信号输出控制信号；输出模块220，连接所述控制模块210，用于接收所述控制模块210输出的控制信号并根据所述控制信号导通或截止；下拉模块230，连接所述控制模块210及所述输出模块220，所述下拉模块230接收所述控制模块210输出的控制信号并根据所述控制信号导通或截止；扫描线，连接所述输出模块220及所述下拉模块230，用于输出高电平的扫描驱动信号或者低电平的扫描驱动信号至像素单元；当所述输出模块220截止时，所述下拉模块230导通，从而所述扫描线输出低电平的扫描驱动信号至所述像素单元；当所述输出模块220导通时，所述下拉模块230截止，从而所述扫描线输出高电平的扫描驱动信号至所述像素单元。
[0030] 所述输入模块100包括第一至第十可控开关T1-T10，所述第一可控开关T1的控制端连接所述第一时钟信号，所述第一可控开关T1的输入端连接高电位端H，所述第一可控开关T1的输出端连接所述第二可控开关T2的输出端，所述第二可控开关T2的控制端连接所述第一时钟信号及所述第一可控开关T1的控制端，所述第二可控开关T2的输入端连接低电位端L，所述第三可控开关T3的控制端连接所述本级下传信号，所述第三可控开关T3的输入端连接所述低电位端L，所述第三可控开关T3的输出端连接所述第四可控开关T4的输入端，所述第四可控开关T4的控制端连接所述第一可控开关T1的输出端，所述第四可控开关T4的输出端连接所述第五可控开关T5的输出端，所述第五可控开关T5的控制端连接所述上级下传信号，所述第五可控开关T5的输入端连接所述第六可控开关T6的输出端，所述第六可控开关T6的控制端连接所述第一可控开关T1的输出端，所述第六可控开关T6的输入端连接所述高电位端H，所述第七可控开关T7的输入端连接所述第六可控开关T6的输入端及所述高电位端H，所述第七可控开关T7的控制端连接所述第一时钟信号，所述第七可控开关T7的输出端连接所述第八可控开关T8的输入端，所述第八可控开关T8的控制端连接所述本级下传信号，所述第八可控开关T8的输出端连接所述第九可控开关T9的输出端，所述第九可控开关T9的控制端连接所述第一时钟信号，所述第九可控开关T9的输入端连接所述第十可控开关T10的输出端，所述第十可控开关T10的控制端连接所述上级下传信号，所述第十可控开关T10的输入端连接所述低电位端L，所述第四可控开关T4及所述第九可控开关T9的输出端相连作为所述输入模块100的输出端，所述输入模块100的输出端连接每一驱动电路200。
[0031] 所述每一驱动电路200的控制模块210包括第十一至第十三可控开关T11-T13，所述第十一可控开关T11的控制端连接所述第二时钟信号，所述第十一可控开关T11的输入端连接所述输入模块100的输出端，所述第十一可控开关T11的输出端连接所述第十二可控开关T12及所述第十三可控开关T13的输出端，所述第十二可控开关T12及所述第十三可控开关T13的输入端连接所述高电位端H，所述第十二可控开关T12的控制端连接第三时钟信号，所述第十三可控开关T13的控制端连接所述复位信号，所述第十二可控开关T12及所述第十三可控开关T13的输出端相连作为所述控制模块210的输出端，所述控制模块210的输出端连接所述输出模块220及所述下拉模块230。
[0032] 所述每一驱动电路200的输出模块220包括第十四至第十七可控开关T14-T17，所述第十四可控开关T14的控制端连接所述第十五可控开关T15的控制端及所述控制模块210的输出端，所述第十四可控开关T14的输入端连接所述高电位端H，所述第十四可控开关T14的输出端连接所述第十五可控开关T15的输出端，所述第十五可控开关T15的输入端连接所述低电位端L，所述第十六可控开关T16的控制端连接所述第十四可控开关T14的输出端，所述第十六可控开关T16的输入端连接所述第十七可控开关T17的输入端及第四时钟信号，所述第十六可控开关T16的输出端连接所述驱动电路200对应驱动的所述扫描线(如扫描线G(N-1))及所述第十七可控开关T17的输出端，所述第十七可控开关T17的控制端连接所述控制模块210的输出端及所述下拉模块230。
[0033] 所述每一驱动电路200的下拉模块230包括第十八可控开关T18，所述第十八可控开关T18的控制端连接所述控制模块210的输出端，所述第十八可控开关T18的输入端连接所述低电位端L，所述第十八可控开关T18的输出端连接所述扫描线及所述第十七可控开关T17的输出端。
[0034] 所述第一可控开关T1、所述第五可控开关T5、所述第六可控开关T6、所述第七可控开关T7、所述第八可控开关T8、所述第十四可控开关T14及所述第十七可控开关T17均为PMOS型薄膜晶体管；所述第二可控开关T2、所述第三可控开关T3、所述第四可控开关T4、所述第九可控开关T9、所述第十可控开关T10、所述第十一可控开关T11、所述第十二可控开关T12、所述第十三可控开关T13、所述第十五可控开关T15、所述第十六可控开关T16及所述第十八可控开关T18均为NMOS型薄膜晶体管。
[0035] 在本实施例中，所述第一时钟信号为第一时钟信号CK，所述上级下传信号为上级下传信号ST(N-2)，所述本级下传信号为本级下传信号ST(N)，所述第二时钟信号分别为第二时钟信号CK01、CK02及CK03，所述第三时钟信号分别为第三时钟信号XCK01、XCK02及XCK03，所述复位信号为复位信号Reset，所述第四时钟信号为第四时钟信号CK3，所述扫描线为扫描线G(N-1)、G(N)及G(N+1)，其中，对应扫描线G(N-1)的第二及第三时钟信号为CK01及XCK01，对应扫描线G(N)的第二及第三时钟信号为CK02及XCK02，对应扫描线G(N+1)的第二及第三时钟信号为CK03及XCK03。所述每一驱动电路200通过不同的第二时钟信号的控制对连接其的所述扫描线输出不同的扫描驱动信号，所述第一时钟信号及所述上级下传信号均为低电平信号，所述本级下传信号及所述第四时钟信号均为高电平信号。
[0036] 所述扫描驱动电路的工作原理如下：
[0037] 当所述输入模块100接收到的第一时钟信号CK及所述上级下传信号ST(N-2)为低电平，而接收到的本级下传信号ST(N)为高电平时，所述第一可控开关T1导通，其输出端输出高电平信号，所述第四可控开关T4导通，所述第六可控开关T6截止，所述第三可控开关T3的控制端接收所述本级下传信号ST(N)的高电平信号而导通，因此所述第四可控开关T4的输出端由于所述第三及第四可控开关T3及T4的导通而被连接至所述低电位端L，进而输出低电平信号给每一驱动电路200的控制模块210。在此仅以对应连接扫描线G(n-1)的驱动电路200为例进行说明，其余驱动电路200的工作原理相同，在此不再赘述。
[0038] 当所述驱动电路200的控制模块210接收到的第二时钟信号CK01为高电平，所述复位信号Reset及第三时钟信号XCK01均为低电平时，所述第十一可控开关T11导通，所述第十二及第十三可控开关T12及T13均截止，此时所述第十二及第十三可控开关T12及T13的输出端，即所述控制模块210的输出端输出低电平的控制信号给所述输出模块220及所述下拉模块230。当所述输出模块220接收到所述控制模块210输出的低电平信号时，所述第十五及第十八可控开关T15及T18均截止，所述第十四可控开关T14导通，其输出端输出的高电平信号控制所述第十六可控开关T16导通，所述第十七可控开关T17的控制端接收所述控制模块210输出的低电平的控制信号而导通，当所述第四时钟信号CK3为高电平时，所述扫描线G(n-1)接收到所述驱动电路200输出的高电平的扫描驱动信号并传输给所述像素单元。
[0039] 当所述驱动电路200的控制模块210接收到的第二时钟信号CK01为低电平，所述复位信号Reset及第三时钟信号XCK01均为高电平时，所述第十一可控开关T11截止，所述第十二及第十三可控开关T12及T13均导通，此时所述第十二及第十三可控开关T12及T13的输出端，即所述控制模块210的输出端输出高电平的控制信号给所述输出模块220及所述下拉模块230。当所述输出模块220接收到所述控制模块210输出的高电平信号时，所述第十四可控开关T14截止，所述第十五可控开关T15导通，其输出端输出的低电平信号控制所述第十六可控开关T16截止，所述第十七可控开关T17的控制端接收到所述控制模块210输出的高电平信号而截止，所述第十八可控开关T18的控制端接收到所述控制模块210输出的高电平信号而导通，从而将所述扫描线G(n-1)连接至所述低电位端L，进而使得所述扫描线G(n-1)传输低电平的扫描驱动信号给所述像素单元。
[0040] 请参阅图4，图4是本发明扫描驱动电路的波形图。为保证所述扫描驱动信号开启时间不变，将所述上级下传信号、所述本级下传信号及所述第四时钟信号的高电平的时间增加至3倍，所述第一时钟信号的高电平与低电平切换的频率减少至1/3。
[0041] 请参阅图5，为本发明一种液晶显示装置的示意图。所述液晶显示装置包括前述的扫描驱动电路，所述扫描驱动电路设置在所述液晶显示装置的两端。
[0042] 本发明的扫描驱动电路通过输入模块100根据接收到的第一时钟信号、上级下传信号及本级下传信号输出低电平信号分别提供给多个驱动电路200的控制模块210，以使得每一驱动电路200的控制模块210根据接收到的低电平信号、第二时钟信号及复位信号输出控制信号控制对应的输出模块220及下拉模块230导通或截止，以对每一驱动电路200对应驱动的扫描线提供扫描驱动信号，以此实现简化液晶显示装置的电路，节省空间，进而利于液晶显示装置的窄边框设计。
[0043] 以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
