一种基于常规采样GOOSE跳闸模式的采样实现方法及装置

摘要

本发明涉及一种基于常规采样GOOSE跳闸模式的采样实现方法及装置，该方法为：主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样脉冲产生时刻与发送使能位；主NPI插件的FPGA检测到发送使能位后，判断其部定时器时间是否大于或等于采样脉冲产生时刻，若是，向采集插件的FPGA产生一个采样脉冲；采集插件收到采样脉冲后，进行A/D采样，并将采样数据发送给主NPI插件；当主NPI插件检测到所有A/D采样完成，将数据包传给保护CPU插件。本发明的装置包括MMI插件、保护CPU插件、主NPI插件和采集插件。本发明的方法减少了数字采样而引起的保护误动情况的发生。

权利要求

1.一种基于常规采样GOOSE跳闸模式的采样实现方法，其特征在于，该方法包括：

1)主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样脉冲产生时刻与发送使能位；

2)主NPI插件的FPGA检测到发送使能位后，判断主NPI插件的FPGA内部定时器时间是否大于或等于采样脉冲产生时刻，若大于或等于，向采集插件的FPGA产生一个采样脉冲，同时清零发送使能位；

3)采集插件收到主NPI插件的采样脉冲后，进行A/D采样，并将采样数据打包发送给主NPI插件；

4)当主NPI插件的FPGA检测到所有A/D采样完成，向主NPI插件的CPU单元发送采样完成标识，并将数据包传给保护CPU插件，用于逻辑判别；

当模拟量采集回路较多时，设置从NPI插件，主、从NPI插件的CPU同时接收秒脉冲，按照步骤1)～3)进行A/D采样，当主/从NPI插件的FPGA检测到所有A/D采样完成，向主/从NPI插件的CPU单元发送采样完成标识，并将数据包缓存，等待从/主NPI插件数据采样同步后，一起传输给保护CPU插件，用于逻辑判别。

2.根据权利要求1所述一种基于常规采样GOOSE跳闸模式的采样实现方法，其特征在于，当进行A/D采样时，采用双A/D采样。

3.根据权利要求1所述一种基于常规采样GOOSE跳闸模式的采样实现方法，其特征在于，通过插件组装能够兼容SV数字采样。

4.根据权利要求1所述一种基于常规采样GOOSE跳闸模式的采样实现方法，其特征在于，所述主NPI插件的CPU接收到的1PPS脉冲是由保护CPU自己本身的时钟晶振源产生，或者由外部电B码时钟源提供。

5.根据权利要求1所述一种基于常规采样GOOSE跳闸模式的采样实现方法，其特征在于，所述步骤1)中固定间隔为0.833s。

6.一种用于实现权利要求1所述方法的基于常规采样GOOSE跳闸模式的采样装置，该装置包括MMI插件、保护CPU插件和主NPI插件，其特征在于，该装置还包括采集插件。

7.根据权利要求6所述的基于常规采样GOOSE跳闸模式的采样装置，其特征在于，该装置还包括脉冲扩展插件，所述脉冲扩展插件为光电转换模块。

8.根据权利要求6所述的基于常规采样GOOSE跳闸模式的采样装置，其特征在于，对于每一个采集通道，所述采集插件上对应设置有两个A/D采样器。

说明书

一种基于常规采样GOOSE跳闸模式的采样实现方法及装置

技术领域

[0001] 本发明属于电力系统继电保护技术领域，具体涉及一种基于常规采样GOOSE跳闸模式的采样实现方法及装置。

背景技术

[0002] 随着智能变电站中电子互感器、采集器回路、合并单元回路中出现的由于数字采样问题带来的保护误动情况的增加，以及SV数字采样回路问题难定位分析等原因，劣势明显大于常规采样。

[0003] 如中国专利《一种保护测控集成装置和保护测控方法》(申请号为：201410667282.0)公开了一种保护测控集成装置，包括MMI插件、NPI插件、保护CPU、测控CPU及I/O插件，其中，NPI插件用于接收来自合并单元的采样数据和GOOSE信息，可见，该保护装置用于逻辑判别的采样数据来自于合并单元，故也存在由于数字采样问题带来的保护误动情况。

[0004] 另外，常规采样GOOSE跳闸模式的机箱采样的是单保护CPU运算模式，保护采样回路的可靠性不靠，容易产生保护误动。

发明内容

[0005] 本发明提供了一种基于常规采样GOOSE跳闸模式的采样实现方法及装置，以解决现有的保护装置采用电子互感器、采集器回路、合并单元回路数字采样的数据进行逻辑判断时，由于采样数据不可靠而引起的保护误动问题。

[0006] 为解决上述技术问题，本发明的基于常规采样GOOSE跳闸模式的采样实现方法包括：

[0007] 1)主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样脉冲产生时刻与发送使能位；

[0008] 2)主NPI插件的FPGA检测到发送使能位后，判断NPI插件的FPGA内部定时器时间是否大于或等于采样脉冲产生时刻，若大于或等于，向采集插件的FPGA产生一个采样脉冲，同时清零发送使能位；

[0009] 3)采集插件收到主NPI插件的采样脉冲后，进行A/D采样，并将采样数据打包发送给主NPI插件；

[0010] 4)当主NPI插件的FPGA检测到所有A/D采样完成，向主NPI插件的CPU单元发送采样完成标识，并将数据包传给保护CPU插件，用于逻辑判别。

[0011] 当模拟量采集回路较多时，设置从NPI插件，主、从NPI插件的CPU同时接收秒脉冲，按照步骤1)～3)进行A/D采样，当主/从NPI插件的FPGA检测到所有A/D采样完成，向主/从NPI插件的CPU单元发送采样完成标识，并将数据包缓存，等待从/主NPI插件数据采样同步后，一起传输给保护CPU插件，用于逻辑判别。

[0012] 当进行A/D采样时，采用双A/D采样。

[0013] 通过插件组装能够兼容SV数字采样。

[0014] 所述主NPI插件的CPU接收到的1PPS脉冲是由保护CPU乍见本身的时钟晶振源产生，或者由外部电B码时钟源提供。

[0015] 所述步骤1)中固定间隔为0.833s。

[0016] 本发明的基于常规采样GOOSE跳闸模式的采样装置包括：MMI插件、保护CPU插件和主NPI插件，该装置还包括采集插件。

[0017] 该装置还包括脉冲扩展插件，所述脉冲扩展插件为光电转换模块。

[0018] 对于每一个采集通道，所述采集插件上对应设置有两个A/D采样器。

[0019] 本发明的基于常规采样GOOSE跳闸模式的采样实现方法中主NPI插件的CPU接收到秒脉冲后，以固定间隔向主NPI插件的FPGA单元发送需要产生采样脉冲的时刻，当采集插件的FPGA收到主NPI的FPGA发出的采样脉冲，快速驱动AD芯片所有模拟量通道的采样，并打包通过串行总线将数据发送给主NPI，主NPI的FPGA在检测到所有数据采样完成后，向CPU单元发送采样完成标志，并透传所有的数据包到保护CPU。该方法能够采样模拟数据，用于逻辑判别，相较于现有的电子互感器、采集器回路、合并单元回路数字采样方法，减少了保护误动情况的发生。

[0020] 本发明的方法通过双AD采样的校核提高了同源数据采样的可靠性，避免了由于采样回路异常引起的保护误动。

附图说明

[0021] 图1是常规采样GOOSE跳闸主机箱整体采样回路图；

[0022] 图2是基于常规采样GOOSE跳闸模式的采样实现方法的流程图；

[0023] 图3是常规采样GOOSE跳闸子机箱采样回路图；

[0024] 图4是NPI插件采样脉冲产生原理图。

具体实施方式

[0025] 下面结合附图，对本发明的技术方案作进一步详细说明。

[0026] 基于常规采样GOOSE跳闸模式的采样实现方法实施例

[0027] 本实施例的基于常规采样GOOSE跳闸模式的采样实现方法被应用到常规采样GOOSE跳闸的高压继电保护装置中，通过保护CPU发1PPS脉冲来控制NPI实现采集插件的模拟采样，另外双AD回路采样也提高采样的可靠性，主机箱采样回路如图1所示。

[0028] 如图2所示，本实施例的基于常规采样GOOSE跳闸模式的采样实现方法的实施步骤如下：

[0029] 1)主NPI插件的CPU接收到秒脉冲后，向主NPI插件的FPGA发送固定间隔的采样脉冲产生时刻与发送使能位；

[0030] 2)主NPI插件的FPGA检测到发送使能位后，判断NPI插件的FPGA内部定时器时间是否大于或等于采样脉冲产生时刻，若大于或等于，向采集插件的FPGA产生一个采样脉冲，同时清零发送使能位；

[0031] 3)采集插件收到主NPI插件的采样脉冲后，进行A/D采样，并将采样数据打包发送给主NPI插件；

[0032] 4)当主NPI插件的FPGA检测到所有A/D采样完成，向主NPI插件的CPU单元发送采样完成标识，并将数据包传给保护CPU插件，用于逻辑判别。

[0033] 本实施例的1PPS秒脉冲发生源可由外部电B码时钟源提供，也可以由保护CPU插件本身的时钟晶振源提供，下面以保护CPU插件本身的时钟晶振源作为1PPS秒脉冲发生源来详细阐述上述步骤：

[0034] 对于步骤(1)，主机箱通过装置背板以太网直接将1PPS脉冲由保护CPU的FPGA传送给主NPI插件的CPU单元，主NPI的CPU单元收到1PPS脉冲的时间戳后，先记录1PPS脉冲的时间戳，然后控制CPU单元向主NPI的FPGA发送固定间隔为0.833ms的采样脉冲产生时刻与发送使能位；作为其他实施方式，可根据实际需要选择其他时间间隔作为固定间隔。

[0035] 对于步骤(2)，当主NPI的FPGA检测到采样脉冲使能位后，启动判别，当FPGA内部定时器时间大于等于采样脉冲产生时刻时，立即向采集插件的FPGA产生一个采样脉冲，同时清零使能位。

[0036] 对于步骤(3)采集插件收到主NPI插件的采样脉冲后，立即对所有AD进行采样，并对所有模拟通道的采样数据进行打包处理后，发送给主NPI插件。

[0037] 对于步骤(4)，当主NPI的FPGA检测到所有AD采样完成后，向CPU单元发送采样完成标志，同时通过背板以太网透传数据包给保护CPU插件逻辑判别用。

[0038] 本实施例中若模拟量采集回路较多时，可以通过配置扩展子机箱来解决；通过多模光纤将主机箱的脉冲扩展插件与子机箱的脉冲扩展插件连接起来，将保护CPU插件的1PPS脉冲信号传输给子机箱的主NPI插件CPU单元。

[0039] 如图2所示，主机箱的脉冲扩展插件主要完成1PPS脉冲信号由电平信号转换成光信号；子机箱的脉冲扩展插件主要完成1PPS脉冲信号由光信号转换成电平信号。

[0040] 本实施中若配置子机箱，子机箱可按照上述步骤1)～3)获取采样数据，对于步骤4)，子机箱的主NPI通过外部级联光纤，将子机箱的主NPI数据包发送给主机箱的主NPI，主机箱主NPI插件的FPGA通过配置文件识别出级联模式，并对主NPI插件采样数据进行缓存，等待与子机箱数据采样同步后，一起透传发送给保护CPU。

[0041] 本实施例中采用双A/D方式进行模拟数据采样，保护CPU收到双A/D采样数据后，通过傅里叶滤波算法计算出两路同源AD的采样幅值，通过设定的双AD判据校核两路采样数据是否有异常，若两路AD采样数据满足误差精度，则开放相关保护；若两路AD采样数据超出误差精度，则闭锁相关保护，并发双告警报文。

[0042] 其中，设定的双AD判据公式如下：

[0043]

[0044]

[0045] 式(1)为电流双AD判据、式(2)为电压双AD判据，In为额定电流、 为额定相电压，AD1、AD2分别为两路AD数据幅值。

[0046] 上述双A/D的判断精度主要以所述步骤(1)、(2)、(3)、(4)的采样准确性为前提，否则，直接闭锁相关保护，避免保护误动。

[0047] 本实施例的基于常规采样GOOSE跳闸模式的采样实现方法不仅可以实现常规采样，也可以通过插件组装兼容SV数字采样，采样原理实现简单。另外由于考虑到电压等级的不同以及使用的保护对象不同带来的采样回路不够问题，可以通过扩展子机箱来解决，子机箱采样回路如图3所示。主NPI通过1PPS脉冲控制采集插件采样的原理，如图4所示。

[0048] 基于常规采样GOOSE跳闸模式的采样装置实施例

[0049] 本实施例提供一种用于上述采样实现方法的采样装置，包括MMI插件、保护CPU插件和主NPI插件，还包括采集插件。具体的连接关系及作用见上述采样实现方法，这里不再详细说明。

[0050] 上述步骤(1)、(2)、(3)、(4)主要依赖于NPI插件、采集插件、保护CPU插件的CPU、FPGA处理单元的处理能力，需要根据装置实际情况选取合适的处理单元。