一种使锁相环系统快速锁定的自动频带校准方法

摘要

本发明公开了一种使锁相环系统快速锁定的自动频带校准方法，AFC模块对VCO的频带进行校正，并且根据目标频点自动选择频带，实现锁相环的快速锁定。本发明采用闭环校正，控制分频器的分频比跳变，利用锁相环环路锁定Vctrl电压，依次得到每条频带的特征分频比，实现每条频带在实际电路中对应的特征频率的校正，并用寄存器保存特征分频比控制字。基于上述过程中锁存的特征分频比结果，正常工作状态下，外界给出目标频点所对应的分频比，自动推算出频点所处的频带，直接置频带编码，实现锁相环的快速锁定。本发明中提出的AFC算法仅需数目较小的寄存器就可记录、推算大量频点的校正数据，既节约资源又可实现锁相环的快速锁定。

权利要求

1.一种使锁相环系统快速锁定的自动频带校准方法，其特征在于：采用自动频带校准系统进行自动频带校准，自动频带校准系统启动之初处于校正模式，校正模式完成后处于工作模式；

校正模式时的工作过程包括如下步骤：

1.1)校正完成标志信号mark＝0；频带总数为n，i＝0，进入步骤1.2)；

1.2)频带i的频带编码为Fre_data[i]，频带i的特征分频比预估值为Eva_data[i]，进入步骤1.3)；

1.3)通过校正窗口比较器的输出值判断控制电压信号Vctrl是否锁定在限定电压范围内：若没有锁定，则分频比跳变直至锁定；若锁定，则进入步骤1.4)；

1.4)保存控制电压信号Vctrl锁定时频带i的特征分频比实际值Div_data[i]，进入步骤1.5)；

1.5)若i＜n，则根据Eva_data[i]和Div_data[i]调整频带i+1的特征分频比预估值Eva_data[i+1]，进入步骤1.6)；若i≥n，则进入步骤1.7)；

1.6)i＝i++，返回步骤1.2)；

1.7)所有频带都校正完成，校正完成标志信号mark＝1；

工作模式时的工作过程包括如下步骤：

2.1)校正完成标志信号mark＝1，外部给定需要锁定的目标分频比Div_in；

2.2)根据校正模式完成时确定的特征分频比实际值Div_data[i]与频带编码Fre_data[i]的关系，将与目标分频比Div_in距离最近的特征分频比实际值对应的频带编码作为预置频带编码Fre_data；

2.3)工作窗口比较器的输出值判断预置频带编码Fre_data是否正确：若不正确则进行修正；校正窗口比较器输出值上下限在工作窗口比较器输出值上下限范围内。

2.根据权利要求1所述的使锁相环系统快速锁定的自动频带校准方法，其特征在于：所述步骤1.3)中，分频比跳变的方法为：若控制电压信号Vctrl高于校正窗口比较器的上限电压，则分频比向下跳变；若控制电压信号Vctrl低于校正窗口比较器的下限电压，则分频比向上跳变。

3.根据权利要求1所述的使锁相环系统快速锁定的自动频带校准方法，其特征在于：所述步骤2.3)中，若预置频带编码不正确，则进行修正，修正的方法为：将与目标分频比Div_in距离次近的特征分频比实际值对应的频带编码作为预置频带编码，直至预置频带编码正确。

4.根据权利要求1所述的使锁相环系统快速锁定的自动频带校准方法，其特征在于：该方法中的数字处理部分通过Verilog语言实现，校正窗口比较器和工作窗口比较器均通过模拟电路实现；为了保证时序的稳定和采样的时效性，模拟电路实现的窗口比较器和Verilog语言实现的数字部分的时钟均由数字部分统一给出。

说明书

一种使锁相环系统快速锁定的自动频带校准方法

技术领域

[0001] 本发明涉及一种使锁相环(Phase Locked Loop，简称PLL)系统快速锁定的自动频带校准(简称AFC)方法，属于通信技术。

背景技术

[0002] 锁相环是射频收发系统的重要组成部分，越来越多的应用对工作中收发机的频率切换速度有较高的要求，这就需要锁相环能快速锁定。

[0003] 在设计过程中，压控振荡器(Voltage-Controlled Oscillator，简称VCO)的调谐曲线往往被设计成多条，每条曲线的调谐增益比较小，这样就可以兼顾环路稳定性和足够大的频率覆盖范围。实现锁相环的快速锁定，除了提高环路本身的性能以外，就是要实现快速准确的频带选择。受工艺、温度等因素的影响，锁相环系统中的VCO的频带会发生偏移，这就使得基于仿真的直接预判断的结果非常不可靠，必须寻求一种在环路建立情况下能够克服工艺、温度等因素的干扰自动确定频带的控制方法。传统的扫描寻找方式下，锁定到特定频点耗费的时间，大部分都消耗在频带的寻找上，对于需要快速锁定的应用来说就不再适用。我们必须探究更快速有效的频带选择方式。

发明内容

[0004] 发明目的：为了克服现有技术中存在的不足，本发明提供一种有助于锁相环系统快速锁定的自动频带校准方法。

[0005] 技术方案：为实现上述目的，本发明采用的技术方案为：

[0006] 一种使锁相环系统快速锁定的自动频带校准方法，采用自动频带校准系统进行自动频带校准，自动频带校准系统启动之初处于校正模式，校正模式完成后处于工作模式；

[0007] 校正模式时的工作过程包括如下步骤：

[0008] 1.1)校正完成标志信号mark＝0；频带总数为n，i＝0，进入步骤1.2)；

[0009] 1.2)频带i的频带编码为Fre_data[i]，频带i的特征分频比预估值为Eva_data[i]，进入步骤1.3)；

[0010] 1.3)通过校正窗口比较器的输出值判断控制电压信号Vctrl是否锁定在限定电压范围内：若没有锁定，则分频比跳变直至锁定；若锁定，则进入步骤1.4)；

[0011] 1.4)保存控制电压信号Vctrl锁定时频带i的特征分频比实际值Div_data[i]，进入步骤1.5)；

[0012] 1.5)若i＜n，则根据Eva_data[i]和Div_data[i]调整频带i+1的特征分频比预估值Eva_data[i+1]，进入步骤1.6)；若i≥n，则进入步骤1.7)；

[0013] 1.6)i＝i++，返回步骤1.2)；

[0014] 1.7)所有频带都校正完成，校正完成标志信号mark＝1；

[0015] 工作模式时的工作过程包括如下步骤：

[0016] 2.1)校正完成标志信号mark＝1，外部给定需要锁定的目标分频比Div_in；

[0017] 2.2)根据校正模式完成时确定的特征分频比实际值Div_data[i]与频带编码Fre_data[i]的关系，将与目标分频比Div_in距离最近的特征分频比实际值对应的频带编码作为预置频带编码Fre_data；

[0018] 2.3)工作窗口比较器的输出值判断预置频带编码Fre_data是否正确：若不正确则进行修正；校正窗口比较器输出值上下限在工作窗口比较器输出值上下限范围内。

[0019] 优选的，所述步骤1.3)中，分频比跳变的方法为：若控制电压信号Vctrl高于校正窗口比较器的上限电压，则分频比向下跳变；若控制电压信号Vctrl低于校正窗口比较器的下限电压，则分频比向上跳变。

[0020] 优选的，所述步骤2.3)中，若预置频带编码不正确，则进行修正，修正的方法为：将与目标分频比Div_in距离次近的特征分频比实际值对应的频带编码作为预置频带编码，直至预置频带编码正确。

[0021] 优选的，该方法中的数字处理部分通过Verilog语言实现，校正窗口比较器和工作窗口比较器均通过模拟电路实现；为了保证时序的稳定和采样的时效性，模拟电路实现的窗口比较器和Verilog语言实现的数字部分的时钟均由数字部分统一给出。数字部分的时钟比窗口比较器的时钟略滞后，以保证控制电压信号Vctrl采样后及时作出处理，同时保证时序准确。

[0022] 本发明方法中，自动频带校准系统启动之初处于校正模式，此时锁相环的工作状态与传统方式不同，传统的锁相环采用的思路是固定分频比，反馈控制控制电压信号Vctrl的变化，锁定频率。本方法在校正模式下特点为：固定频带，通过校正窗口比较器的输出控制分频比的跳变，寻找到一个合适的频率，使得控制电压信号Vctrl可以锁定在较小的电压范围内。利用锁相环环路锁定控制电压信号Vctrl依次得到每条频带的特征分频比，实现每条频带在实际电路中对应的特征频率的校正。

[0023] 本方法中，校正窗口比较器的上下限值的确定与锁相环本身的性质相关，窗口范围通常比较小(控制电压信号Vctrl变化范围的中间值附近)，但是要保证其中至少有一个锁相环系统精度可达的频点。为了缩短校正时间，对每一频带的特征分频比给出预估值，并且根据前一频带的校正结果修正下一频带的预估值。

[0024] 校正完成后，依据校正结果，根据外置的目标频点，自动判断所处频带，直接预置准确的频带编码，缩短锁定时间。本方法的校正窗口比较器将控制电压信号Vctrl锁定在中间值附近，频带的特征分频比也约为频带上所有频点的中间值。根据外部提供的分频比自动选择频带的推算过程，就是判断目标频点距离哪一个特征频率更近，则这一特征频率对应的频带为目标频点所在频带。

[0025] 本发明实际电路中，数字处理部分通过Verilog语言实现，校正窗口比较器和工作窗口比较器均通过模拟电路实现。窗口比较器由两个模拟运算放大器构成，带有缓冲放大级和采样保持逻辑电路，采样由时钟控制。窗口比较器用于将控制电压信号Vctrl的大小转化为两位数字编码：若控制电压信号Vctrl高于上限电压，输出“10”；若控制电压信号Vctrl低于下限电压，输出“01”；若控制电压信号Vctrl处于上下电压限之间，输出“11”。两位数字编码输入到数字部分，用于控制分频比或频带编码的跳变。

[0026] 有益效果：本发明提供的使锁相环系统快速锁定的自动频带校准方法，与现有技术相比，只需要在整个系统启动之初采用区别于传统思路的校正算法，后续正常工作状态下就能够直接准确的找到频带，实现锁相环的快速锁定。所运用的锁定控制电压信号Vctrl的校正方法，对关键点进行校正，克服工艺、温度等因素造成的不利影响，仅需数目较小的寄存器就可记录、推算大量频点的校正数据，对于目标频点较多的锁相环系统来说，既节约资源又可实现快速切换锁定。

附图说明

[0027] 图1为本发明中AFC模块的整体结构框图；

[0028] 图2为本发明中AFC模块的原理图；

[0029] 图3为数字部分算法流程图；

[0030] 图4为窗口电压设定示意图；

[0031] 图5数字部分内部及比较器时钟仿真结果(设计时预留了4路时钟)；

[0032] 图6.1校正阶段，频带编码自动切换数模联合仿真(模拟信号结果)；

[0033] 图6.2校正阶段，频带编码自动切换数模联合仿真(数字信号结果)；

[0034] 图7.1校正阶段，分频比编码跳变锁定数模联合仿真(模拟信号结果)；

[0035] 图7.2校正阶段，分频比编码跳变锁定数模联合仿真(数字信号结果)；

[0036] 图8正常工作阶段，自动推算置频带编码仿真。

具体实施方式

[0037] 下面结合附图对本发明作更进一步的说明。

[0038] 一种使锁相环系统快速锁定的自动频带校准方法，AFC模块对VCO的频带进行校正，并且根据目标频点自动选择频带，实现锁相环的快速锁定。本发明采用闭环校正，控制分频器的分频比跳变，利用锁相环环路锁定Vctrl电压，依次得到每条频带的特征分频比，实现每条频带在实际电路中对应的特征频率的校正，并用寄存器保存特征分频比控制字。基于上述过程中锁存的特征分频比结果，正常工作状态下，外界给出目标频点所对应的分频比，自动推算出频点所处的频带，直接置频带编码，实现锁相环的快速锁定。本发明中提出的AFC算法采用区别于传统思路的校准思想，仅需数目较小的寄存器就可记录、推算大量频点的校正数据，既节约资源又可实现锁相环的快速锁定。

[0039] 上述使锁相环系统快速锁定的自动频带校准方法，采用自动频带校准系统进行自动频带校准，自动频带校准系统启动之初处于校正模式，校正模式完成后处于工作模式。实际电路中，窗口比较器1(校正窗口比较器)和窗口比较器2(工作窗口比较器)用模拟电路实现，数字处理部分用Verilog语言描述。如图1所示为AFC模块基本结构的框图，图2所示为AFC模块的原理图，图3所示为原理图中数字部分Verilog语言描述的流程图。图中PFD/CP为鉴频鉴相器及电荷泵，LPF为低通滤波器，VCO为压控振荡器，DIV为分频器，窗口比较器1的输出为cmp1，窗口比较器2的输出为cmp2；rst_n为复位信号，clk为时钟信号，clk0为分频后内部时钟信号，clk_out为分频后外部时钟；div_in为外部给定需要锁定的目标分频比，div_out为输出控制分频器的分频比，fre_out为输出控制压控振荡器的频带编码。

[0040] 电路启动初期，开关S1、S2都处于0位置，电路处于频带校正模式。VCO的频带编码被置于一固定值，窗口比较器1将Vctrl信号所处的状态转变为两位编码，控制分频比的跳变：若Vctrl高于上限电压，分频比向下跳变；若Vctrl低于下限电压，分频比向上跳变。若Vctrl处于窗口电压范围内，分频比保持，此时认为该频带Vctrl锁定，校准完成，此时对应的分频比为该频带的特征分频比，保存在寄存器中，用于后续的推算使用。特征分频比初值根据VCO设计阶段的仿真结果给出，减小了跳变寻找锁定状态的时间。一条频带锁定完成后，系统自动进行下一条频带的校准，直到所有频带校准完成，系统进入待命状态，可以正常工作了。窗口比较器1的窗口范围与锁相环本身的性质相关，窗口范围通常比较小，但是要保证其中至少有一个锁相环系统精度可达的频点。如图4所示，其中V1.1和V1.2为窗口比较器1的上下电压限。

[0041] 正常工作状态下，开关S1、S2都处于1位置，外界根据需要锁定的目标频点对分频比进行直接置数。在校正阶段保存的每一条频带的特征分频比控制字在此阶段被读取，并用于判断目标频点所处频带，AFC系统计算后直接对VCO置频带编码。如图4所示，本发明中窗口比较器1的上下电压限V1.1和V1.2将Vctrl锁定在中间值附近，频带的特征分频比也约为频带上所有频点的中间值。根据外部提供的分频比自动选择频带的推算过程，就是判断目标频点距离哪一个特征频率更近，则这一特征频率对应的频带则为目标频点所在频带。由于在设计过程中，所有的频带之间留有足够的重合范围，所以这一推算方法能够保证推算预置的频带覆盖目标频点。图4中，V2.1和V2.2为窗口比较器2的上下电压限，窗口比较器2的窗口宽度很大，它的作用是将Vctrl限定在有效的范围内，同时用于对频带的推算是否正确做进一步的验证。

[0042] 本发明中所用到的两个窗口比较器电路结构相同，只是参考的窗口电压不同。窗口比较器由两个模拟运算放大器构成，带有缓冲放大级和采样保持逻辑电路，采样由时钟控制。除此之外，所有的数据处理与运算都通过Verilog语言实现。为了保证时序的稳定和采样的时效性，模拟窗口比较器的时钟和数字处理部分的时钟由数字部分统一给出。如图5所示，为时钟信号波形，模拟窗口比较器在时钟驱动下采样，仅延时一小段时间后数字处理部分的时钟驱动数字部分工作。设计时预留了4路频率不一样的时钟，目的是在测试时可以在不影响时序的情况下尽可能提高速度。

[0043] 图6.1、图6.2、图7.1、图7.2为校准阶段仿真结果，对Vctrl信号的变化情况进行模拟。当Vctrl高于窗口比较器的上限电压时，频带编码保持，分频比编码向分频比较小的方向跳变；当Vctrl低于下限电压时，频带编码保持，分频比编码向分频比更大的方向跳变；当Vctrl处于窗口范围内时，认为当前频带校准完成，频带编码向下一频带跳变。仿真结果表明，频带编码的切换和分频比编码的跳变与设计的一致，逻辑正确。图8为对自动推算置数阶段频带编码的仿真结果，仿真结果表明，系统能够正确的推算置数。(注：对于多位的频带编码和分频比编码，为了使结果更直观，仿真结果中只展示了有特征的位上的数值变化。)[0044] 以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。