一种提高器件性能均一性的方法

摘要

本发明提供一种提高器件性能均一性的方法，用于在半导体器件工艺流程完成后，晶圆背面留下有在各种炉管工艺后形成且也没有被后续清洗工艺去除掉的薄膜，和/或存在于栅极两侧侧墙的情况；即其在源漏极离子注入完成后和高温快速热退火之前，首先对晶圆背面的氮化硅厚度进行量测；然后根据该厚度与对应的晶圆吸热能力进行计算，动态地确定一个适合这片晶圆的热退火温度值；最后自动控制系统根据该热退火温度值，自动选择特定温度的退火工艺条件，以消除晶圆由于背面氮化硅厚度过大或过小带来的吸热偏差，最终实现不同晶圆之间的器件性能趋于一致的目的。

权利要求

1.一种提高器件性能均一性的方法，用于在半导体器件工艺流程完成后，晶圆背面留下有在各种炉管工艺后形成且也没有被后续清洗工艺去除掉的薄膜，和/或存在于栅极两侧侧墙的情况；所述薄膜具有第一厚度，所述侧墙具有第二厚度；其特征在于，包括如下步骤：步骤S1：在进行半导体工艺流程前，建立所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线；

步骤S2：在源漏极离子注入完成后和高温快速热退火之前，对所述晶圆背面薄膜的第一厚度和/或所述侧墙的第二厚度进行量测；

步骤S3：根据所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线，将量测到的所述第一和/或第二厚度，与对应的晶圆吸热能力进行计算，确定一个适合这片晶圆的热退火温度值；

步骤S4：根据所述的热退火温度值确定一个适合这片晶圆的热退火工艺条件进行高温快速热退火，以活化注入的离子来形成器件的源漏极。

2.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述的热退火工艺条件为温度和/或时间。

3.根据权利要求2中所述提高器件性能均一性的方法，其特征在于，所述晶圆背面的薄膜和侧墙的材料为氮化硅。

4.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线与所述晶圆背面的薄膜和侧墙的材料相关。

5.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述步骤S3和步骤S4中热退火工艺条件是根据工艺过程中实时反馈的所述第一和/或第二厚度，进行动态地调整的。

6.根据权利要求5中所述提高器件性能均一性的方法，其特征在于，所述步骤S3和步骤S4中热退火工艺条件是根据工艺过程中实时反馈的所述第二厚度，进行动态地调整的。

7.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述晶圆背面薄膜的第一厚度与所述侧墙的第二厚度相同。

8.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述器件为CMOS器件或双极型晶体管。

9.根据权利要求1中所述提高器件性能均一性的方法，其特征在于，所述侧墙为氮化硅侧墙，所述晶圆背面的薄膜为侧墙氮化硅层。

说明书

一种提高器件性能均一性的方法

技术领域

[0001] 本发明涉及半导体集成电路制造技术领域，尤其涉及互补金属氧化物(Complementary Metal Oxide Semiconductor，简称CMOS)半导体器件工艺；更具体地说，涉及一种在半导体大规模生产过程中提高CMOS、电阻、双极型晶体管等器件性能均一性的方法。

背景技术

[0002] 随着半导体制造技术的不断发展，特征尺寸越来越小，工艺难度越来越大。对于典型的半导体CMOS器件而言，对其特性造成影响的因素也越来越多。比如，关键尺寸控制、离子注入精度、热退火方式等各种工艺问题都会对CMOS器件的典型特性参数如开启电压、饱和电流等产生明显的影响。这种影响造成了晶圆之间CMOS等器件性能的差异，当这种差异超过一定的程度时就会对产品良率稳定性造成明显的负面影响。

[0003] 在整个半导体制造流程中，薄膜的形成基本有两种方式，一种是只在晶圆正面沉积，这种沉积方式一般在腔体类的机台里进行，由于该种在机台里进行的沉积方式，晶圆背面不暴露在薄膜沉积环境中，所以背面没有薄膜形成；另外一种是正反两面都沉积薄膜的方式，这种正反两面都沉积薄膜方式的工艺一般在炉管机台里实现，而且，由于整片晶圆都暴露在薄膜沉积环境里，所以正反两面都有薄膜形成。

[0004] 请参阅图1，图1所示为现有技术中经过典型的CMOS制造工艺流程后，晶圆正反两面的薄膜结构和各层所采用的材料示意图。如图1所示，在完整的半导体工艺流程完成后，晶圆背面留下的薄膜全部是在各种炉管工艺后形成，而且最后也没有被清洗等工艺去除掉的。从衬底往下分别为栅氧化层，栅极多晶和侧墙氮化硅层。与此相对应的，晶圆正面留下的薄膜从衬底往上分别为栅氧化层和栅极多晶，还有侧墙氮化硅层存在于栅极的两侧形成了所谓的侧墙。

[0005] 在图1中，栅极侧墙形成后需进行CMOS器件所需的最后一个离子注入工艺(即源漏离子注入工艺)，随后还要进行的就是高温快速热退火工艺，该高温快速热退火工艺用来活化注入的离子以形成可导电的源漏极。

[0006] 在上述传统工艺中，源漏离子注入工艺后的快速热退火工艺主要参数如温度和时间等是固定的，其不会根据不同晶圆的具体情况做动态调整。

[0007] 然而，本领域人员清楚，晶圆背面的薄膜厚度特别是侧墙氮化硅的厚度对晶圆在快速热退火工艺过程中吸收热量的能力有着很大的影响，氮化硅厚度的波动直接影响晶圆实际吸收的用来活化注入离子的热量，如图2所示，图2所示为晶背氮化硅厚度对晶圆吸热能力的影响曲线示意图。

[0008] 请参阅图3，图3所示为晶圆吸热能力对器件性能的影响曲线示意图，如图所示，晶圆吸收热量的能力又直接影响MOS器件的性能，图中明显看到随着吸热能力的增加源漏极注入的离子被活化得越充分，最终使得MOS器件的速度越快。随着器件尺寸的不断减小，这种因为热退火过程中吸热不一致导致的晶圆之间器件性能的波动逐渐成为了影响晶圆间器件性能不一致性的重要原因。

发明内容

[0009] 本发明的目的在于提出一种提高器件性能均一性的方法，即根据晶圆背面薄膜材料和厚度等因素对CMOS器件性能的影响，提出了一种在大规模生产过程中缩小晶圆之间CMOS器件性能波动的方法；该方法通过对晶圆背面厚度的监控，针对不同厚度情况下晶圆对快速热退火过程中的吸热能力的差异来对晶圆进行热量补偿，而且通过自动反馈控制系统来实现。通过这种方法，晶圆之间的CMOS器件性能趋于一致，均一性得到有效提升，进而可以提高产品的良率稳定性。

[0010] 为实现上述目的，本发明的技术方案如下：

[0011] 一种提高器件性能均一性的方法，用于在半导体器件工艺流程完成后，晶圆背面留下有在各种炉管工艺后形成且也没有被后续清洗工艺去除掉的薄膜，和/或存在于栅极两侧侧墙的情况；所述薄膜具有第一厚度，所述侧墙具有第二厚度；包括如下步骤：

[0012] 步骤S1：在进行半导体工艺流程前，建立所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线；

[0013] 步骤S2：在源漏极离子注入完成后和高温快速热退火之前，对所述晶圆背面薄膜的第一厚度和/或所述侧墙的第二厚度进行量测；

[0014] 步骤S3：根据所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线，将量测到的所述第一和/或第二厚度，与对应的晶圆吸热能力进行计算，确定一个适合这片晶圆的热退火工艺条件；

[0015] 步骤S4：根据所述的热退火温度值确定一个适合这片晶圆的热退火工艺条件进行高温快速热退火，以活化注入的离子来形成器件的源漏极。

[0016] 优选地，所述的退火工艺条件为温度和/或时间。

[0017] 优选地，所述晶圆背面的薄膜和侧墙的材料为氮化硅。

[0018] 优选地，所述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线与所述晶圆背面的薄膜和侧墙的材料相关。

[0019] 优选地，所述步骤S3和步骤S4中退火工艺条件是根据工艺过程中实时反馈的所述第一和/或第二厚度，进行动态地调整的。

[0020] 优选地，所述步骤S3和步骤S4中退火工艺条件是根据工艺过程中实时反馈的所述第二厚度，进行动态地调整的。

[0021] 优选地，所述器件为CMOS器件或双极型晶体管。

[0022] 优选地，所述晶圆背面薄膜的第一厚度与所述侧墙的第二厚度相同。

[0023] 从上述技术方案可以看出，本发明提出一种提高器件性能均一性的方法，其首先对晶圆背面的氮化硅厚度进行量测；然后根据该厚度与对应的晶圆吸热能力进行计算，动态地确定一个适合这片晶圆的热退火温度值；最后根据源漏极离子注入后的热退火温度进行调节和控制，有效地减小因晶圆背面氮化硅厚度对晶圆吸热的影响所带来的晶圆之间器件性能的大幅波动。

[0024] 因此，很明显，通过本发明的方法，可以提高大规模量产中半导体产品良率的稳定性。

附图说明

[0025] 图1所示为现有技术中经过典型的CMOS制造工艺流程后，晶圆正反两面的薄膜结构和各层所采用的材料示意图

[0026] 图2所示为晶背氮化硅厚度对晶圆吸热能力的影响曲线示意图

[0027] 图3所示为晶圆吸热能力对器件性能的影响曲线示意图

[0028] 图4为本发明一种提高器件性能均一性的方法的流程示意图

[0029] 图5本发明工艺流程与传统工艺流程比较示意图

具体实施方式

[0030] 下面结合附图4-5，对本发明的具体实施方式作进一步的详细说明。

[0031] 需要说明的是，本发明提出的技术方案用于在半导体CMOS器件工艺流程完成后，晶圆背面留下有在各种炉管工艺后形成且也没有被后续清洗工艺去除掉的薄膜和/或存在于栅极两侧侧墙的情况；该薄膜具有第一厚度，该侧墙具有第二厚度。当然，除了CMOS器件外，其他器件如电阻，双极型晶体管等器件同样可以应用这一方法来提升器件性能的均一性。

[0032] 请参阅图4，图4为本发明一种提高器件性能均一性的方法的流程示意图。如图4所示，本实施例中的提高器件性能均一性的方法，具体包括如下步骤：

[0033] 步骤S1：在进行半导体工艺流程前，建立晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线。

[0034] 本领域技术人员清楚，晶圆背面的薄膜厚度特别是侧墙氮化硅的厚度对晶圆在快速热退火过程中吸收热量的能力有着很大的影响，并且，晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线与晶圆背面的薄膜和侧墙的材料相关。

[0035] 通常，晶圆背面的薄膜和侧墙的材料为氮化硅，那么，氮化硅厚度的波动直接影响晶圆实际吸收的用来活化注入离子的热量。也就是说，源漏极离子注入工艺完成后的快速高温退火温度由晶圆背面的氮化硅薄膜厚度决定。如果要保持CMOS器件性能不变，氮化硅薄膜的厚度与快速高温退火所需的温度应当保持特定的关系，例如，需参考图2中的晶背氮化硅厚度对晶圆吸热能力的影响曲线。

[0036] 建立了上述晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线之后，接可以进行高温快速热退火工艺了。

[0037] 具体地，步骤S2：在源漏极离子注入完成后和高温快速热退火之前，对晶圆背面薄膜的第一厚度和/或侧墙的第二厚度进行量测。根据具体的厚度对高温退火的温度进行自动调整，也就是说，根据该热退火温度值，自动选择特定温度的高温快速热退火条件，以消除晶圆由于背面氮化硅厚度过大或过小带来的吸热偏差，最终实现不同晶圆之间的器件性能趋于一致的目的使不同晶圆(wafer)实际吸收的热量趋于一致。在本发明的实施例中，可以采用自动控制系统，自动选择特定温度的退火工艺条件，并自动进行高温快速热退火工艺。

[0038] 具体地，影响晶圆(wafer)的吸热量的因素包括第一厚度和/或第二厚度，通常情况下，第二厚度几乎等于第一厚度，因此，仅量测第一厚度也是可以得到精确估算的。

[0039] 我们知道，这种氮化硅薄膜是在侧墙工艺形成过程中在高温炉管沉积工艺步骤里累积起来的，源漏极离子注入工艺完成后的快速高温退火温度由晶圆背面的氮化硅薄膜厚度决定。在本发明的实施例中，快速高温退火之前可以主要采用晶圆背面的氮化硅薄膜厚度(第一厚度)的反馈值进行监控。

[0040] 步骤S3：根据晶圆背面的薄膜厚度和侧墙厚度对晶圆在快速热退火过程中吸收热量能力的曲线，将量测到的所述第一和/或第二厚度，与对应的晶圆吸热能力进行计算，确定一个适合这片晶圆的热退火工艺条件。

[0041] 也就是说，与现有技术不同，在本发明的实施例中，源漏离子注入后的快速热退火工艺主要参数如温度、时间等不是固定的，其会根据不同晶圆的具体情况做动态调整。

[0042] 接下来，就可以执行步骤S4，即根据快速热退火温度值确定一个适合这片晶圆的热退火工艺条件进行高温快速热退火，以活化注入的离子来形成CMOS器件的源漏极。

[0043] 下面通过表1和表2设计的两组实验来证明本发明快速热退火工艺相对传统快速热退火工艺方法的结果优势。表1为传统快速热退火工艺流程下的过程及结果，表2为本发明快速热退火工艺流程下的过程及结果。

[0044] 请参阅表1，传统快速热退火的温度不会随着晶圆背面氮化硅厚度的变化而变化，因此，这就非常可能造成各晶圆之间器件性能的较大差异，如表1所示，下述五组晶圆NMOS器件的饱和电流标准方差接近30微安/微米。

[0045] 表1

[0046]

[0047] 请参阅表2，表2为本发明快速热退火工艺流程下的过程及结果，即根据不同的晶背氮化硅厚度，不同组别的晶圆退火温度做出了适当的补偿。

[0048] 从表2中可以看出，在一定的氮化硅厚度范围内，越厚的氮化硅导致晶圆吸热能力越差，因此，高温热退火时补偿的温度越高。相反，当氮化硅厚度越小时，由于其吸热能力强，因此，需将退火温度降低得更多，以避免器件升温速度过快。通过这种补偿，下述五组晶圆NMOS器件的饱和电流标准方差大幅降低到15.6微安/微米，相对传统工艺方法而言几乎减小了一半，从而，使五组晶圆之间的器件性能一致性得到了明显的提升。

[0049] 表2

[0050]

[0051] 总结一下，请参阅图5，图5本发明工艺流程与传统工艺流程比较示意图。本发明提出的技术方案关键点在于在源漏极离子注入完成后和高温快速热退火之前，首先，对晶圆背面的氮化硅厚度进行量测；然后，根据这个厚度与对应的晶圆吸热能力进行计算，动态地确定一个适合这片晶圆的热退火温度值，以补偿晶背氮化硅厚度不同带来的影响；最后，可采用自动控制系统根据晶背氮化硅厚度的量测反馈，自动选择特定温度的退火工艺条件，可以消除晶圆因为背面氮化硅厚度过大或过小带来的吸热偏差，最终实现不同晶圆之间的器件性能趋于一致。

[0052] 以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。