本发明的硅基低漏电流悬臂梁栅场效应晶体管差分放大器主要是由两个悬臂梁栅NMOS管和一个恒流源构成，两个NMOS管的源极连接在一起，共同与下方恒流源相连，恒流源接地，两个NMOS管的栅极共同作为交流信号的输入端，两个NMOS管的漏极分别与电阻相接，电阻作为负载使用，两个电阻共同与电源电压相接；该差分放大器制作在P型硅衬底上，两个NMOS管的栅极悬浮在二氧化硅层之上，用Al制作而成；下拉电极在悬臂梁栅下的部分被在二氧化硅层覆盖，下拉电极通过高频扼流圈接地；该差分放大器所用的悬臂梁栅MOSFET的栅极并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方；NMOS管的悬臂梁栅的下拉电压设计得与NMOS管的阈值电压相等。
1.一种硅基低漏电流悬臂梁栅场效应晶体管差分放大器，其特征在于该差分放大器由两个NMOS管即第一悬臂梁栅NMOS管(1)、第二悬臂梁栅NMOS管(2)和一个恒流源(3)构成，两个NMOS管的源极连接在一起，共同与下方恒流源(3)相连，恒流源的另一端接地，两个NMOS管的漏极分别与电阻相接，电阻作为负载使用，两个电阻共同与电源电压相接，υin在两个NMOS管的栅极之间输入，υout在两个NMOS管的漏极和负载电阻之间输出；引线(4)用Al制作，NMOS管的栅极悬浮在二氧化硅层(5)的上方形成悬臂梁栅(6)，悬臂梁栅(6)的两个锚区(7)用多晶硅制作在二氧化硅层(5)上，N+有源区(8)是NMOS管的源极和漏极，源极和漏极通过通孔(9)与引线(4)连接，下拉电极(10)在悬臂梁栅(6)下的部分被二氧化硅层(5)覆盖，整个电路制作在P型硅衬底(11)上；
悬臂梁栅(6)并不是直接紧贴在二氧化硅层(5)上方，而是依靠锚区(7)的支撑悬浮在二氧化硅层(5)上方；悬臂梁栅(6)的下拉电压设计的与NMOS管的阈值电压相等，只有当该NMOS管的悬臂梁栅(6)上所加的电压大于NMOS管的阈值电压，该悬臂梁栅(6)才能下拉并接触二氧化硅层(5)从而使悬臂梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时悬臂梁栅(6)就不能下拉，悬臂梁栅NMOS管就不能导通，当差分放大器在交流信号的作用下处于工作态时，两个NMOS管交替导通，当NMOS管处于关断态时其悬臂梁栅(6)就处于悬浮态，差分放大器具有较小的直流漏电流。
2.根据权利要求1所述的硅基低漏电流悬臂梁栅场效应晶体管差分放大器，其特征在于所述的第一悬臂梁栅NMOS管(1)、第二悬臂梁栅NMOS管(2)的下拉电极(10)通过高频扼流圈接地，防止交流信号通过地流失，将交流信号υin通过锚区(7)加在两个NMOS管的悬臂梁栅(6)之间，当交流信号处于正半周时可以使差分对中的第一悬臂梁栅NMOS管(1)的悬臂梁栅(6)下拉并且导通，第二悬臂梁栅NMOS管(2)处于关断状态，当交流信号υin处于负半周时则相反，这样就使差分放大器中两个NMOS管随着交流信号处于一通一断交替变化的状态，当NMOS管处于关断态时其悬臂梁栅(6)就处于悬浮状态，这就有效的降低了该差分放大器中的MOSFET的栅极漏电流，所以当交流信号υin输入以后，该差分放大器就实现对此交流信号的放大并输出υout。
硅基低漏电流悬臂梁栅场效应晶体管差分放大器
技术领域
[0001] 本发明提出了硅基低漏电流悬臂梁栅MOSFET差分放大器，属于微电子机械系统的技术领域。
背景技术
[0002] 伴随着微电子技术的深入发展，如今晶体管的尺寸已经发展至纳米级别，相应的集成电路单位面积的集成度仍然在不断地提升，芯片的功能也日趋复杂，呈现出了数模混合的状态，同时芯片的处理速度越来越高。随之而来的就是集成电路的功耗问题，而过高的功耗会使得芯片过热，晶体管的工作特性会受到温度的影响而发生改变，所以过热的芯片温度不仅会使芯片寿命降低，而且会影响芯片的稳定性。由于电池技术的发展遭遇了前所未有的技术瓶颈，所以找到一种低功耗的解决方案就显得十分重要。
[0003] 差分放大器电路是模拟电路中一种重要的电路结构，它能够在对差模信号进行放大的同时抑制共模信号，从而有效抑制温度等外界因素变化对电路的影响，差分放大电路这种良好的性能使其越来越多的被集成在各种芯片之中。常规的差分放大器随着集成度的提升功耗问题变得越来越严重，MEMS技术的发展使得制造具有可动栅的晶体管成为可能，具有可动栅的晶体管可以有效降低栅极电压带来的栅极漏电流，进而降低差分放大器电路的功耗。
发明内容
[0004] 技术问题：本发明的目的是提供一种硅基低漏电流悬臂梁栅MOSFET差分放大器，将传统差分放大器中采用的常规MOSFET差分对换为具有悬臂梁栅的MOSFET差分对，可以有效地减小栅极漏电流从而降低电路的功耗。
[0005] 技术方案：本发明的一种硅基低漏电流悬臂梁栅场效应晶体管差分放大器由两个NMOS管即第一悬臂梁栅NMOS管、第二悬臂梁栅NMOS管和一个恒流源构成，两个NMOS管的源极连接在一起，共同与下方恒流源相连，恒流源的另一端接地，两个NMOS管的漏极分别与电阻相接，电阻作为负载使用，两个电阻共同与电源电压相接，υ in在两个NMOS管的栅极之间输入，υ out在两个NMOS管的漏极和负载电阻之间输出；引线用Al制作，NMOS管的栅极悬浮在二氧化硅层的上方形成悬臂梁栅，悬臂梁栅的两个锚区用多晶硅制作在二氧化硅层上，N+有源区是NMOS管的源极和漏极，源极和漏极通过通孔与引线连接，下拉电极在悬臂梁栅下的部分被二氧化硅层覆盖，整个电路制作在P型硅衬底上。
[0006] 所述的悬臂梁栅并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方；悬臂梁栅的下拉电压设计的与NMOS管的阈值电压相等，只有当该NMOS管的悬臂梁栅上所加的电压大于NMOS管的阈值电压，该悬臂梁栅才能下拉并接触二氧化硅层从而使悬臂梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时悬臂梁栅就不能下拉，悬臂梁栅NMOS管就不能导通，当差分放大器在交流信号的作用下处于工作态时，两个NMOS管交替导通，当NMOS管处于关断态时其悬臂梁栅就处于悬浮态，差分放大器具有较小的直流漏电流。
[0007] 所述的第一悬臂梁栅NMOS管、第二悬臂梁栅NMOS管的下拉电极通过高频扼流圈接地，防止交流信号通过地流失，将交流信号υ in通过锚区加在两个NMOS管的悬臂梁栅之间，当交流信号处于正半周时可以使差分对中的第一悬臂梁栅NMOS管的悬臂梁栅下拉并且导通，第二悬臂梁栅NMOS管处于关断状态，当交流信号υ in处于负半周时则相反，这样就使差分放大器中两个NMOS管随着交流信号处于一通一断交替变化的状态，当NMOS管处于关断态时其悬臂梁栅就处于悬浮状态，这就有效的降低了该差分放大器中的MOSFET的栅极漏电流，所以当交流信号υ in输入以后，该差分放大器就实现对此交流信号的放大并输出υ out。
[0008] 有益效果：本发明的硅基低漏电流悬臂梁栅MOSFET差分放大器由于具有可动的悬臂梁栅，该NMOS管处于关断状态时，其悬臂梁栅及就处于悬浮状态，减小了栅极直流漏电流，使本发明中的差分放大器的功耗得到了有效地降低。
附图说明
[0009] 图1是硅基低漏电流悬臂梁栅MOSFET差分放大器的俯视图，
[0010] 图2是硅基低漏电流悬臂梁栅MOSFET差分放大器的A-A'向的剖面图，[0011] 图3是硅基低漏电流悬臂梁栅MOSFET差分放大器的B-B'向的剖面图，[0012] 图4是硅基低漏电流悬臂梁栅MOSFET差分放大器的原理图，
[0013] 图中包括：第一悬臂梁栅NMOS管1、第二悬臂梁栅NMOS管2，恒流源3，引线4，二氧化硅层5，悬臂梁栅6，锚区7，N+有源区8，通孔9，下拉电极10，P型硅衬底11。
具体实施方式
[0014] 本发明的硅基低漏电流悬臂梁栅MOSFET差分放大器主要是由两个悬臂梁栅NMOS管即第一悬臂梁栅NMOS管1、第二悬臂梁栅NMOS管2和一个恒流源3构成，两个NMOS管的源极连接在一起，共同与下方恒流源3相连，恒流源的另一端接地，两个NMOS管的漏极分别与电阻相接，电阻作为负载使用，两个电阻共同与电源电压相接，信号在两个NMOS管的栅极之间输入，在两个NMOS管的漏极和负载电阻之间输出；引线4用Al制作，NMOS管的栅极悬浮在二氧化硅层5的上方形成悬臂梁栅6，悬臂梁栅6的两个锚区7用多晶硅制作在二氧化硅层5上，N+有源区8是NMOS管的源极和漏极，源极和漏极通过通孔9与引线4连接，下拉电极10在悬臂梁栅6下的部分被二氧化硅层5覆盖，整个电路制作在P型硅衬底11上。
[0015] 在工作状态时，该差分放大器的两个悬臂梁栅NMOS管的下拉电极10通过高频扼流圈接地，将交流信号υ in通过锚区7加在两个NMOS管的悬臂梁栅6之间上，该交流信号足够大，当它处于正半周时可以使差分对中的NMOS管1的悬臂梁栅6下拉并且导通，NMOS管2处于关断状态，当交流信号υ in处于负半周时则相反，这样就使差分放大器中两个NMOS管随着交流信号υ in处于一通一断交替变化的状态，当NMOS管处于关断态时其悬臂梁栅6就处于悬浮状态，这就有效的降低了该差分放大器中的MOSFET的栅极漏电流，所以当交流信号υ in输入以后，该差分放大器就可以实现对此交流信号的放大并输出υ out，所用公式为υout＝Av×υin，其中Av是该差分放大器的增益系数。
[0016] 硅基悬臂梁栅MOS差分放大器的制备方法包括以下几个步骤：
[0017] 1)准备P型Si衬底11；
[0018] 2)底氧生长，通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层；
[0019] 3)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除；
[0020] 4)场氧化，对硅片进行高温热氧化，在场区生长了所需的厚氧化层5；
[0021] 5)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除；
[0022] 6)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作悬臂梁电极板位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成下拉电极10；
[0023] 7)进行栅氧化，形成高质量的氧化层；
[0024] 8)离子注入，调整NMOS的阈值电压；
[0025] 9)利用CVD技术沉积多晶硅，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术刻蚀多晶硅，保留输入引线4和悬臂梁栅的锚区7位置的多晶硅。
[0026] 10)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留悬臂梁栅6下方的牺牲层；
[0027] 11)蒸发生长Al；
[0028] 12)涂覆光刻胶，保留悬臂梁栅6上方的光刻胶；
[0029] 13)反刻Al，形成悬臂梁栅6；
[0030] 14)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成NMOS管的有源区8；
[0031] 15)制作通孔9和引线4；
[0032] 16)释放PMGI牺牲层，形成悬浮的悬臂梁栅6；
[0033] 本发明与现有技术的区别：
[0034] 在本发明中的差分放大器所用的悬臂梁栅MOSFET的栅极并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方。NMOS管的悬臂梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当NMOS管的悬臂梁栅上所加的电压大于NMOS管的阈值电压时，其悬臂梁栅才能下拉并接触二氧化硅层从而使悬臂梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时悬臂梁栅就不能下拉，当该差分放大器在交流信号的作用下处于工作态时，两个NMOS管交替导通，当NMOS管处于关断态时其悬臂梁栅就处于悬浮态，正因为如此，就使本发明中的差分放大器具有较小的直流漏电流。
[0035] 满足以上条件的结构即可视为本发明的硅基低漏电流悬臂梁栅MOSFET差分放大器。
