基于可编程逻辑控制器的CAN总线接口隔离通信模块

摘要

本发明提供了一种基于可编程逻辑控制器的CAN总线接口隔离通信模块，包括CAN总线接口隔离通信物理层硬件电路和ISP程序下载和按键复位电路，以提高CAN总线接口隔离通信的实时性和抗干扰性为出发点，通过采用ADM3053电磁耦合驱动器与EPM7032STI44‑5可编程逻辑控制器等主控芯片，构建出了一种基于数字可编程逻辑控制的CAN总线接口隔离通信硬件电路与软件单元。该模块具有硬件集成度高、外部供电单一、原理简单、软件稳定性好以及生产成本低廉等优点，可有效提升CAN总线接口隔离通信的可靠性。

权利要求

1.一种基于可编程逻辑控制器的CAN总线接口隔离通信模块，包括CAN总线接口隔离通信物理层硬件电路和ISP程序下载和按键复位电路，其中，CAN总线接口隔离通信物理层硬件电路包括两个完全相同的CAN总线物理层隔离电路，其特征在于：每个CAN总线物理层隔离电路包括16支电容、8支电阻和和2片CAN总线驱动器，其中，C1、C3、C5、C8、C9、C11、C13、C16为0.1μF无极性电容，C4、C6、C12、C14为0.01μF无极性电容，C2、C7、C10、C15为10μF极性电容，上拉电阻R1、R2、R5、R6阻值为10K，动态电阻R3、R7阻值为47K，CAN总线终端电阻R2、R8阻值为120Ω；其中，CAN总线驱动器U1的引脚4RXD和引脚5TXD分别通过上拉电阻R1、R2接至+5V电源以及可编程逻辑控制器U3的引脚2和引脚3；CAN总线驱动器U2的引脚4RXD和引脚

5TXD分别通过上拉电阻R5、R6接至+5V电源以及可编程逻辑控制器U3的引脚5和引脚6；引脚

6和引脚8连接+5V电源；引脚1、3、7、9、10接地；引脚6和引脚1、3、7、9、10之间连接有并接电容C3和C4；引脚8和引脚9之间连接有并接的电容C1和1C2；引脚12从外部连接至引脚19；在引脚12和引脚11之间连接有并接的储能电容C7和去耦电容C8；引脚19和引脚20之间连接有并接的电容C5和C6；引脚18通过动态电阻R3接地；引脚11、13、16、20接地；引脚17和引脚15与CAN物理总线相连，且两端并联终端电阻R4；所述的ISP程序下载和按键复位电路包括可编程逻辑控制芯片、晶振、阻值为1K的电阻R17、R18、R19、R21和阻值为5.1Ω的电阻R20、复位按钮开关和电容；可编程逻辑控制芯片U3的引脚1连接至程序下载接口U7的引脚9；引脚

2RXD和引脚3TXD分别通过上拉电阻R1、R2连接至CAN总线驱动器U1的引脚4RXD和引脚5TXD；

可编程逻辑控制芯片U3的引脚5RXD和引脚6TXD分别通过上拉电阻R1、R2连接至CAN总线驱动器U2的引脚4RXD和引脚5TXD；可编程逻辑控制芯片U3的引脚7连接至程序下载接口U7的引脚5；引脚9、23、29、41连接+5V电源；引脚4、24、36、38、39、44连接至+5V电源地；引脚26连接至程序下载接口U7的引脚1；引脚32连接至程序下载接口U7的引脚3；引脚37通过电阻R20连接至晶振的引脚3，晶振U6的引脚1和引脚4连接至+5V电源，引脚2连接+5V电源地，并与可编程逻辑控制芯片U3的引脚37之间连接电容，ISP程序下载电路接口U7的引脚1通过电阻R18连接至+5V电源地，引脚2和引脚10连接至+5V电源地，引脚4连接至+5V电源，引脚5通过电阻R17连接至+5V电源，引脚9通过电阻R19连接至+5V电源，复位按钮开关的引脚1与可编程逻辑控制芯片U3的引脚22连接，同时通过限流电阻R21连接至+5V电源，复位按钮开关的引脚2连接至+5V电源地。

说明书

基于可编程逻辑控制器的CAN总线接口隔离通信模块

技术领域

[0001] 本发明涉及一种总线通信技术。

背景技术

[0002] CAN总线网络通信广泛应用于车辆及各类系统，出于产品本身安全性考虑或抗电磁兼容试验要求，为控制并减少信号激励源与被测CAN总线网络通信系统之间的相互干扰，需要对CAN总线测试接口进行隔离通信设计以达到断开电气连接的目的。

[0003] 目前，对CAN总线接口差分电平进行隔离操作的主要途径有以下两种：1)采用网关方式，利用单片机等微控制器进行数据链中继以完成CAN总线接口的信号转换，其显著弊端在于该微控制器要同时设计两套相互独立的CAN总线软硬件接口，系统复杂、实时性差、而且在不同网络之间进行通信时要重新配置软件程序，可移植性不好；2)单纯以物理差分电平值为设计依据，通过适配专用电源供给模块和光电隔离器来实现CAN总线接口隔离通信，其优点在于成本低廉，但缺点也非常明显：需要有+5V、+4V、+2.5V、+1.5V、+3V等多品种电压源和高精度分压电阻进行配合，电路结构复杂、器件品质要求较高而且抗干扰性差，电压稍微产生偏离就会造成CAN总线接口隔离通信异常，而且还会将该故障反馈到被测CAN总线网络，很不实用。另外，可编程逻辑控制理论上也可以由74系列器件搭接组合来实现，因为不具备ISP接口所以其灵活度较差，而且在高负载率情况下不能进行全双工收发通信。

发明内容

[0004] 为了克服现有技术的不足，本发明提供一种基于数字可编程逻辑控制方式的CAN总线接口隔离通信模块，以提高CAN总线接口隔离通信模块的实时性、可靠性、抗干扰性和可移植性为出发点，设计了一种生产成本低廉、实用性强的产品。

[0005] 本发明解决其技术问题所采用的技术方案是：包括CAN总线接口隔离通信物理层硬件电路和ISP程序下载和按键复位电路，其中，CAN总线接口隔离通信物理层硬件电路包括两个完全相同的CAN总线物理层隔离电路。

[0006] 每个CAN总线物理层隔离电路包括16支电容、8支电阻和和2片CAN总线驱动器，其中，C1、C3、C5、C8、C9、C11、C13、C16为0.1μF无极性电容，C4、C6、C12、C14为0.01μF无极性电容，C2、C7、C10、C15为10μF极性电容，上拉电阻R1、R2、R5、R6阻值为10K，动态电阻R3、R7阻值为47K，CAN总线终端电阻R2、R8阻值为120Ω；其中，CAN总线驱动器U1的引脚4RXD和引脚5TXD分别通过上拉电阻R1、R2接至+5V电源以及可编程逻辑控制器U3的引脚2和引脚3；CAN总线驱动器U2的引脚4RXD和引脚5TXD分别通过上拉电阻R5、R6接至+5V电源以及可编程逻辑控制器U3的引脚5和引脚6；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10接地；引脚6和引脚1、3、7、9、10之间连接有并接电容C3和C4；引脚8和引脚9之间连接有并接的电容C1和1C2；
引脚12从外部连接至引脚19；在引脚12和引脚11之间连接有并接的储能电容C7和去耦电容C8；引脚19和引脚20之间连接有并接的电容C5和C6；引脚18通过动态电阻R3接地；引脚11、
13、16、20接地；引脚17和引脚15与CAN物理总线相连，且两端并联终端电阻R4；所述的ISP程序下载和按键复位电路包括可编程逻辑控制芯片、晶振、阻值为1K的电阻R17、R18、R19、R21和阻值为5.1Ω的电阻R20、复位按钮开关和电容；可编程逻辑控制芯片U3的引脚1连接至程序下载接口U7的引脚9；引脚2RXD和引脚3TXD分别通过上拉电阻R1、R2连接至CAN总线驱动器U1的引脚4RXD和引脚5TXD；可编程逻辑控制芯片U3的引脚5RXD和引脚6TXD分别通过上拉电阻R1、R2连接至CAN总线驱动器U2的引脚4RXD和引脚5TXD；可编程逻辑控制芯片U3的引脚
7连接至程序下载接口U7的引脚5；引脚9、23、29、41连接+5V电源；引脚4、24、36、38、39、44连接至+5V电源地；引脚26连接至程序下载接口U7的引脚1；引脚32连接至程序下载接口U7的引脚3；引脚37通过电阻R20连接至晶振的引脚3，晶振U6的引脚1和引脚4连接至+5V电源，引脚2连接+5V电源地，并与可编程逻辑控制芯片U3的引脚37之间连接电容，ISP程序下载电路接口U7的引脚1通过电阻R18连接至+5V电源地，引脚2和引脚10连接至+5V电源地，引脚4连接至+5V电源，引脚5通过电阻R17连接至+5V电源，引脚9通过电阻R19连接至+5V电源，复位按钮开关的引脚1与可编程逻辑控制芯片U3的引脚22连接，同时通过限流电阻R21连接至+
5V电源，复位按钮开关的引脚2连接至+5V电源地。

[0007] 本发明的有益效果是：

[0008] (1)以ADI公司ADM3053芯片为CAN总线接口驱动器，可有效降低硬件设计复杂度，提高CAN总线接口隔离通信模块的可靠性，该芯片集成了CAN收发器、信号隔离以及DC/DC供电隔离等功能，具有功耗低、成本小、抗干扰能力强的特点。

[0009] (2)以ATMEL公司EPM7032STI44-5可编程逻辑控制芯片为RXD和TXD信号回环逻辑控制处理中心，只按照CAN总线通信规范进行流程设计，无须进行任何其它中间转换，所以具有良好的通用性、可移植性和实时性。另外，可编程逻辑控制由数字门电路来实现，相比于模拟差分电平来说其容偏性更高，提高了CAN总线接口隔离通信模块的整体可靠性。

[0010] (3)电容主要用于芯片电源脚的旁路滤波，降低高频噪声，提高电源工作稳定性；上拉电阻主要用于将RXD/TXD信号引脚嵌位在高电平状态态，提高总线抗电磁干扰能力；动态电阻主要用于调节CAN总线差分信号的边沿倾斜状态以控制其速率；终端电阻用于消除在CAN总线通信电缆中的信号反射。

附图说明

[0011] 图1为本发明CAN总线接口隔离通信模块原理框图；

[0012] 图2为本发明CAN总线接口隔离通信模块电路图；

[0013] 图3为本发明可编程逻辑控制模块工作流程图。

具体实施方式

[0014] 本发明提供了一种基于可编程逻辑控制器的CAN总线接口隔离通信模块，该模块不将波特率、帧格式、滤波方式、ID标识符等网络通信参数作为设计输入，而只以RXD和TXD电平为标准，按照CAN总线通信规范进行回环设计，不作任何其它的中间转换，因此具有良好的通用性、可移植性和实时性；在工程测试过程中，以总线不产生转换错误帧为前提，测量其极限负载可达到690帧/秒，提高了数据转换的吞吐量。另外，在硬件层面：通过选用ADM3053芯片将光电隔离(6N137)与总线驱动器(PCA82C250)的功能进行集成，可有效提高该模块的可靠性和抗外部干扰能力。同时，可编程逻辑控制器都具有ISP功能，因此该模块还具有很强的可维护性。综上所述，该CAN总线接口隔离通信模块有着良好的应用背景和重要的使用价值。

[0015] 本发明包括CAN总线接口隔离通信物理层硬件电路、ISP程序下载和按键复位电路、可编程逻辑控制模块。其中，CAN总线接口隔离通信物理层硬件电路包括CAN1总线物理层隔离电路和CAN2总线物理层隔离电路，其工作原理与器件组成完全一致，可互换处理，CAN总线接口隔离通信模块原理框图见图1。

[0016] CAN1总线物理层隔离电路包括16支电容(C1、C3、C5、C8、C9、C11、C13、C16容值为0.1μF无极性电容，型号为CT41-0805-CG-50V-104JWP；C4、C6、C12、C14容值为0.01μF无极性电容，型号为CT41-0805-CG-50V-103JWP；C2、C7、C10、C15容值为10μF极性电容，型号为CT41-3528-CG-50V-106JWP)、8支电阻(上拉电阻R1、R2、R5、R6阻值为10K，型号为RMK2012KB103FM；动态电阻R3、R7阻值为47K，型号为RMK2012KB473FM；CAN1总线终端电阻R2、R8阻值为120Ω，型号为RMK2012KB121FM)和2片CAN总线驱动器ADM3053芯片(U1、U2)。
CAN2总线物理层隔离电路器件组成与CAN1总线物理层隔离电路完全一致。上述器件中，电容主要用于芯片电源脚的旁路滤波，降低高频噪声，提高电源工作稳定性；上拉电阻主要用于将RXD/TXD信号引脚嵌位在高电平状态态，提高总线抗电磁干扰能力；动态电阻主要用于调节CAN总线差分信号的边沿倾斜状态以控制其速率；终端电阻用于消除在CAN总线通信电缆中的信号反射。CAN总线驱动器选用ADM3053芯片，ADM3053是一款隔离式控制器区域网络物理层收发器，集成隔离DC/DC转换器与CAN总线驱动功能，符合ISO 11898标准。该器件采用ADI公司的 技术，将双通道隔离器、CAN收发器和ADI公司的iso Power
转换器集成于单个SOIC表贴封装中。该器件的左边为逻辑侧，1、3、7、9、10脚为逻辑侧的地；2脚不连接；6、8脚为逻辑侧的电源VCC(+5V)。ADM3053的右侧为总线侧，11、13、
16、20脚为总线侧的地，12脚为隔离电源输出，14脚为基准电压输出，15脚为低电平CAN电压输入/输出，17脚为高电平CAN电压输入/输出，18脚为动态电阻输入，19脚为隔离电源输入。
该器件采用5V单电源供电，片内振荡器输出一对方波，以驱动内部变压器提供隔离电源。该器件可在CAN协议控制器与物理层总线之间创建一个完全隔离的接口，提供完全隔离的CAN接口解决方案，能以最高1Mbps的数据速率工作。其中，CAN1总线物理层隔离电路包括16支电容(C1、C3、C5、C8、C9、C11、C13、C16容值为0.1μF无极性电容，型号为CT41-0805-CG-50V-
104JWP；C4、C6、C12、C14容值为0.01μF无极性电容，型号为CT41-0805-CG-50V-103JWP；C2、C7、C10、C15容值为10μF极性电容，型号为CT41-3528-CG-50V-106JWP)、8支电阻(上拉电阻R1、R2、R5、R6阻值为10K，型号为RMK2012KB103FM；动态电阻R3、R7阻值为47K，型号为RMK2012KB473FM；CAN1总线终端电阻R2、R8阻值为120Ω，型号为RMK2012KB121FM)和2片CAN总线驱动器ADM3053芯片(U1、U2)。ADM3053芯片U1的左侧为逻辑侧，右边为总线侧。逻辑侧的引脚连接关系：引脚4RXD和引脚5TXD分别通过47K的上拉电阻R1、R2(型号均为：
RMK2012KB473FM)接至+5V电源，并分别通过47K的上拉电阻连接至EPM7032STI44-7可编程逻辑控制器U3的引脚2和引脚3；引脚2不连接；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10连接ADM3053芯片U1逻辑侧的电源地；引脚6和引脚1、3、7、9、10之间连接0.1μF的电容C3(型号为CT41-0805-CG-50V-104JWP)和0.01μF的电容C4(型号为CT41-0805-CG-50V-103JWP)去耦电容；引脚8和引脚9之间连接0.1μF的电容C1(型号为CT41-0805-CG-50V-104JWP)和10μF的电容C2(型号为CT41-3528-CG-50V-106JWP)去耦电容。总线侧的引脚连接关系：引脚12从外部连接至引脚19；在引脚12和引脚11之间连接10μF的C7储能电容(型号为CT41-3528-CG-
50V-106JWP)和0.1μF的C8去耦电容(型号为CT41-0805-CG-50V-104JWP)；引脚19和引脚20之间连接0.1μF的电容C5(型号为CT41-0805-CG-50V-104JWP)和0.01μF的C6去耦电容(型号为CT41-0805-CG-50V-103JWP)；引脚18通过47K的动态电阻R3(型号为RMK2012KB473FM)连接至ADM3053芯片U1总线侧的地；引脚11、13、16、20连接ADM3053芯片U1总线侧的地；引脚17(CANH)和引脚15(CANL)与CAN物理总线相连，且两端并联120Ω的终端电阻R4(型号为RMK2012KB121FM)。ADM3053芯片U2逻辑侧的引脚连接关系：引脚4RXD和引脚5TXD分别通过
47K的上拉电阻R5、R6(型号均为：RMK2012KB473FM)接至+5V电源，并分别通过47K的上拉电阻连接至EPM7032STI44-7可编程逻辑控制器U3的引脚5和引脚6；引脚2不连接；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10连接ADM3053芯片U2逻辑侧的电源地；引脚6和引脚1、3、
7、9、10之间连接0.1μF的电容C11(型号为CT41-0805-CG-50V-104JWP)和0.01μF的电容C12(型号为CT41-0805-CG-50V-103JWP)去耦电容；引脚8和引脚9之间连接0.1μF的电容C9(型号为CT41-0805-CG-50V-104JWP)和10μF的电容C10(型号为CT41-3528-CG-50V-106JWP)去耦电容。ADM3053芯片U2总线侧的引脚连接关系：引脚12从外部连接至引脚19；在引脚12和引脚11之间连接10μF的C15储能电容(型号为CT41-3528-CG-50V-106JWP)和0.1μF的C16去耦电容(型号为CT41-0805-CG-50V-104JWP)；引脚19和引脚20之间连接0.1μF的电容C13((型号为CT41-0805-CG-50V-104JWP))和0.01μF的C14去耦电容(型号为CT41-0805-CG-
50V-103JWP)；引脚18通过47K的动态电阻R3(型号为RMK2012KB473FM)连接至ADM3053芯片U2总线侧的地；引脚11、13、16、20连接ADM3053芯片U2总线侧的地；引脚17(CANH)和引脚15(CANL)与CAN物理总线相连，且两端并联120Ω的终端电阻R8(型号为RMK2012KB121FM)。
CAN2总线物理层隔离电路与上述CAN1总线物理层隔离电路完全一致，这里不再赘述，详见附图2，本领域技术人员应当知晓，根据本申请附图2中对于该CAN2总线物理层隔离电路构成的具体电路结构，以及对CAN1总线物理层隔离电路的具体描述，可以直接地、毫无疑义地获知该CAN2总线物理层隔离电路的具体电路结构及各电路部件及部件连接关系的详细限定。

[0017] ISP程序下载和按键复位电路，主要包括1片EPM7032STI44-5可编程逻辑控制芯片、1个16MHz有源晶振、1个10芯2.54间距的双排插针、5个电阻(R17、R18、R19、R21阻值为1K，相应型号为RMK2012KB102FM；R20阻值为5.1Ω，相应型号为RMK2012KB512FM)、1个复位按钮开关KAN-A8-3-G和1个电容(C33容值为22pF，其相应的型号为CT41-0805-CG-50V-
220JWP)。EPM7032STI44-5可编程逻辑控制芯片主要用于执行CAN总线接口隔离通信模块的RXD与TXD信号回环逻辑控制；16MHz有源晶振为CAN总线时序逻辑控制提供基准源；10芯
2.54间距的双排插针为EPM7032STI44-5可编程逻辑控制器的在线程序下载接口。其中，EPM7032STI44-5可编程逻辑控制芯片U3的引脚1连接至程序下载接口U7的引脚9；引脚2RXD和引脚3TXD分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)连接至ADM3053芯片U1的引脚4RXD和引脚5TXD；引脚5RXD和引脚6TXD分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)连接至ADM3053芯片U2的引脚4RXD和引脚5TXD；引脚7连接至程序下载接口U7的引脚5；引脚9、23、29、41连接+5V电源；引脚4、24、36、38、39、44连接至+5V电源地；
引脚18～21不连接；引脚26连接至程序下载接口U7的引脚1；引脚32连接至程序下载接口U7的引脚3；引脚37通过5.1Ω电阻R20(型号为RMK2012KB512FM)连接至有源晶振U6的引脚3。
有源晶振U6的引脚1和引脚4连接至+5V电源；引脚2连接+5V电源地，并与EPM7032STI44-5可编程逻辑控制芯片U3的引脚37之间连接电容(C33容值为22pF，型号为CT41-0805-CG-50V-
220JWP)。ISP程序下载电路接口U7的引脚1通过电阻R18连接至+5V电源地；引脚2和引脚10连接至+5V电源地；引脚4连接至+5V电源；引脚5通过电阻R17连接至+5V电源；引脚6、7、8不连接；引脚9通过电阻R19连接至+5V电源。复位按钮开关KAN-A8-3-G的引脚1与
EPM7032STI44-5可编程逻辑控制芯片U3的引脚22连接，同时通过限流电阻R21(型号为RMK2012KB102FM)连接至+5V电源，复位按钮开关KAN-A8-3-G的引脚2连接至+5V电源地。

[0018] RXD与TXD信号回环逻辑控制程序由Verilog HDL硬件描述语言来实现，其所使用的集成编译环境是Quartus II 5.1版本。程序代码易于理解、产品模块便于维护，可在线进行升级处理。编程开始前首先要借助于“工程向导”建立相应的应用工程，在此过程中要给出工程所在的文件路径、工程名称以及设计文件中的实体名；然后对标准支持库进行使用前的申明操作，主要涉及到以下三类，即：IEEE.STD_LOGIC_1164.ALL、IEEE.STD_LOGIC_ARITH.ALL和IEEE.STD_LOGIC_UNSIGNED.ALL；其次，要明确CAN总线接口隔离通信模块要使用的输入/输出接口。具体情况如下：16M有源晶振的输入引脚oscClk、按键复位输入引脚KeyRST、与芯片ADM3053的RXD端相连的四个输入引脚(RXD1、RXD2、RXD3和RXD4)以及与芯片ADM3053的TXD端相的四个输出引脚(TXD1、TXD2、TXD3和TXD4)；然后，进行逻辑控制程序代码段编程(详细的可编程逻辑控制模块工作流程见图3)与编译操作，如此反复直到没有错误提示信息为止；同时，将前述所定义的输入/输出引脚映射到可编程逻辑控制芯片EPM7032STI44-5的IO引脚；最后，将焊接好的印制板接上+5V电压源并连接好编程器后将编译生成的*.pof文件烧写到可编程逻辑控制芯片EPM7032STI44-5内即可。可编程逻辑控制模块工作流程说明：给出实体名称并进入到开始并行流程。在端口说明中对外部接口进行描述，给出外部引脚信号名称、数据类型以及输入/输出方向，以寄存器变量的方式定义标志信号与延时矢量并赋初值为0。利用if语句对复位引脚进行状态检测，如果为低电平则对标志信号和延时矢量进行清零处理，以实现低电平复位功能；如果为高电平则对时钟晶振引脚进行状态检测，当上升沿未到来时则循环检测时钟引脚状态；当上升沿到来时则判断接收标志信号量是否为“1”，当为“0”时将TXD置“1”、发送标志信号量置“1”、延时矢量清零，当接收标志信号量为“1”时判断RXD接收端引脚是否为隐性状态，当接收标志信号量为“0”时则TXD置“1”、发送标志信号量置“1”、延时0.25微妙；当RXD接收端引脚为显性状态时则将RXD状态赋给TXD、发送标志信号矢量、延时矢量清零。

[0019] 下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。

[0020] 本发明包括CAN总线接口隔离通信物理层硬件电路、ISP程序下载和按键复位电路、可编程逻辑控制软件，其硬件部分由4片ADM3053芯片(CAN1、CAN2各两片)、1片EPM7032STI44-5可编程逻辑控制芯片、1个16MHz有源晶振、1个10芯2.54间距的双排插针、1个复位按钮开关KAN-A8-3-G、21个电阻和33个电容组成。

[0021] 1、CAN总线接口隔离通信物理层硬件电路构成

[0022] CAN总线接口隔离通信物理层硬件电路包括CAN1总线物理层隔离电路和CAN2总线物理层隔离电路两部分。

[0023] (1)CAN1总线物理层隔离电路构成

[0024] CAN1总线物理层隔离电路包括16支电容(C1、C3、C5、C8、C9、C11、C13、C16容值为0.1μF无极性电容，型号为CT41-0805-CG-50V-104JWP；C4、C6、C12、C14容值为0.01μF无极性电容，型号为CT41-0805-CG-50V-103JWP；C2、C7、C10、C15容值为10μF极性电容，型号为CT41-3528-CG-50V-106JWP)、8支电阻(上拉电阻R1、R2、R5、R6阻值为10K，型号为RMK2012KB103FM；动态电阻R3、R7阻值为47K，型号为RMK2012KB473FM；CAN1总线终端电阻R2、R8阻值为120Ω，型号为RMK2012KB121FM)和2片CAN总线驱动器ADM3053芯片(U1、U2)。
ADM3053芯片U1的左侧为逻辑侧，右边为总线侧。逻辑侧的引脚连接关系：引脚4RXD和引脚
5TXD分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)接至+5V电源，并分别通过
47K的上拉电阻连接至EPM7032STI44-7可编程逻辑控制器U3的引脚2和引脚3；引脚2不连接；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10连接ADM3053芯片U1逻辑侧的电源地；引脚
6和引脚1、3、7、9、10之间连接0.1μF的电容C3(型号为CT41-0805-CG-50V-104JWP)和0.01μF的电容C4(型号为CT41-0805-CG-50V-103JWP)去耦电容；引脚8和引脚9之间连接0.1μF的电容C1(型号为CT41-0805-CG-50V-104JWP)和10μF的电容C2(型号为CT41-3528-CG-50V-
106JWP)去耦电容。总线侧的引脚连接关系：引脚12从外部连接至引脚19；在引脚12和引脚
11之间连接10μF的C7储能电容(型号为CT41-3528-CG-50V-106JWP)和0.1μF的C8去耦电容(型号为CT41-0805-CG-50V-104JWP)；引脚19和引脚20之间连接0.1μF的电容C5(型号为CT41-0805-CG-50V-104JWP)和0.01μF的C6去耦电容(型号为CT41-0805-CG-50V-103JWP)；
引脚18通过47K的动态电阻R3(型号为RMK2012KB473FM)连接至ADM3053芯片U1总线侧的地；
引脚11、13、16、20连接ADM3053芯片U1总线侧的地；引脚17(CANH)和引脚15(CANL)与CAN物理总线相连，且两端并联120Ω的终端电阻R4(型号为RMK2012KB121FM)。ADM3053芯片U2逻辑侧的引脚连接关系：引脚4RXD和引脚5TXD分别通过47K的上拉电阻R5、R6(型号均为：
RMK2012KB473FM)接至+5V电源，并分别通过47K的上拉电阻连接至EPM7032STI44-7可编程逻辑控制器U3的引脚5和引脚6；引脚2不连接；引脚6和引脚8连接+5V电源；引脚1、3、7、9、10连接ADM3053芯片U2逻辑侧的电源地；引脚6和引脚1、3、7、9、10之间连接0.1μF的电容C11(型号为CT41-0805-CG-50V-104JWP)和0.01μF的电容C12(型号为CT41-0805-CG-50V-
103JWP)去耦电容；引脚8和引脚9之间连接0.1μF的电容C9(型号为CT41-0805-CG-50V-
104JWP)和10μF的电容C10(型号为CT41-3528-CG-50V-106JWP)去耦电容。ADM3053芯片U2总线侧的引脚连接关系：引脚12从外部连接至引脚19；在引脚12和引脚11之间连接10μF的C15储能电容(型号为CT41-3528-CG-50V-106JWP)和0.1μF的C16去耦电容(型号为CT41-0805-CG-50V-104JWP)；引脚19和引脚20之间连接0.1μF的电容C13((型号为CT41-0805-CG-50V-
104JWP))和0.01μF的C14去耦电容(型号为CT41-0805-CG-50V-103JWP)；引脚18通过47K的动态电阻R3(型号为RMK2012KB473FM)连接至ADM3053芯片U2总线侧的地；引脚11、13、16、20连接ADM3053芯片U2总线侧的地；引脚17(CANH)和引脚15(CANL)与CAN物理总线相连，且两端并联120Ω的终端电阻R8(型号为RMK2012KB121FM)。

[0025] (2)CAN2总线物理层隔离电路构成

[0026] CAN2总线物理层隔离电路与上述CAN1总线物理层隔离电路完全一致，这里不再赘述，详见附图2。本领域技术人员应当知晓，根据本申请附图2中对于该CAN2总线物理层隔离电路构成的具体电路结构，以及对CAN1总线物理层隔离电路的具体描述，可以直接地、毫无疑义地获知该CAN2总线物理层隔离电路的具体电路结构及各电路部件及部件连接关系的详细限定。

[0027] 2、ISP程序下载和按键复位电路构成

[0028] ISP程序下载和按键复位电路包含1片EPM7032STI44-7可编程逻辑控制芯片(U3)、1个16MHz有源晶振(U6)、1个10芯2.54间距的双排插针(U7，用于程序下载接口)、1个复位按钮开关KAN-A8-3-G、5个电阻(R17、R18、R19、R21四个电阻的阻值为1K，型号为
RMK2012KB102FM；R20阻值为5.1Ω，型号为RMK2012KB512FM)和1个电容(C33容值为22pF，型号为CT41-0805-CG-50V-220JWP)。

[0029] EPM7032STI44-5可编程逻辑控制芯片U3的外部连接关系：

[0030] 引脚1连接至程序下载接口U7的引脚9；引脚2RXD和引脚3TXD分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)连接至ADM3053芯片U1的引脚4RXD和引脚5TXD；引脚5RXD和引脚6TXD分别通过47K的上拉电阻R1、R2(型号均为：RMK2012KB473FM)连接至ADM3053芯片U2的引脚4RXD和引脚5TXD；引脚7连接至程序下载接口U7的引脚5；引脚9、23、29、41连接+5V电源；引脚4、24、36、38、39、44连接至+5V电源地；引脚18～21不连接；引脚26连接至程序下载接口U7的引脚1；引脚32连接至程序下载接口U7的引脚3；引脚37通过5.1Ω电阻R20(型号为RMK2012KB512FM)连接至有源晶振U6的引脚3。

[0031] 有源晶振U6的外部连接关系：

[0032] 引脚1和引脚4连接至+5V电源；引脚2连接+5V电源地，并与EPM7032STI44-5可编程逻辑控制芯片U3的引脚37之间连接电容(C33容值为22pF，型号为CT41-0805-CG-50V-220JWP)。

[0033] ISP程序下载电路接口U7的外部连接关系：

[0034] 引脚1通过电阻R18连接至+5V电源地；引脚2和引脚10连接至+5V电源地；引脚4连接至+5V电源；引脚5通过电阻R17连接至+5V电源；引脚6、7、8不连接；引脚9通过电阻R19连接至+5V电源。

[0035] 按键复位电路外部连接关系：

[0036] EPM7032STI44-5可编程逻辑控制芯片U3的引脚22连接复位按钮开关KAN-A8-3-G的引脚1，同时通过限流电阻R21(型号为RMK2012KB102FM)连接至+5V电源，复位按钮开关KAN-A8-3-G的引脚2连接至+5V电源地。

[0037] 3、可编程逻辑控制模块的实现

[0038] 可编程逻辑控制模块是用Verilog HDL硬件描述语言来实现的，其所使用的集成编译环境是Quartus II 5.1版本。编程开始前首先要借助于“工程向导”建立相应的应用工程，在此过程中要给出工程所在的文件路径、工程名称以及设计文件中的实体名；然后对标准支持库进行使用前的申明操作，主要涉及到以下三类，即：IEEE.STD_LOGIC_1164.ALL、IEEE.STD_LOGIC_ARITH.ALL和IEEE.STD_LOGIC_UNSIGNED.ALL；其次，要明确CAN总线接口隔离通信模块要使用的输入/输出接口。具体情况如下：16M有源晶振的输入引脚oscClk、按键复位输入引脚KeyRST、与芯片ADM3053的RXD端相连的四个输入引脚(RXD1、RXD2、RXD3和RXD4)以及与芯片ADM3053的TXD端相的四个输出引脚(TXD1、TXD2、TXD3和TXD4)；然后，进行逻辑控制程序代码段编程与编译操作(详细的可编程逻辑控制模块工作流程见图3)，如此反复直到没有错误提示信息为止；同时，将前述所定义的输入/输出引脚映射到可编程逻辑控制芯片EPM7032STI44-5的IO引脚；最后，将焊接好的印制板接上+5V电压源并连接好编程器后将编译生成的*.pof文件烧写到可编程逻辑控制芯片EPM7032STI44-5内即可。

[0039] 可编程逻辑控制模块工作流程说明：给出实体名称并进入到开始并行流程。在端口说明中对外部接口进行描述，给出外部引脚信号名称、数据类型以及输入/输出方向，以寄存器变量的方式定义标志信号与延时矢量并赋初值为0。利用if语句对复位引脚进行状态检测，如果为低电平则对标志信号和延时矢量进行清零处理，以实现低电平复位功能；如果为高电平则对时钟晶振引脚进行状态检测，当上升沿未到来时则循环检测时钟引脚状态；当上升沿到来时则判断接收标志信号量是否为“1”，当为“0”时将TXD置“1”、发送标志信号量置“1”、延时矢量清零，当接收标志信号量为“1”时判断RXD接收端引脚是否为隐性状态，当接收标志信号量为“0”时则TXD置“1”、发送标志信号量置“1”、延时0.25微妙；当RXD接收端引脚为显性状态时则将RXD状态赋给TXD、发送标志信号矢量、延时矢量清零。

[0040] 通过上面具体实施例对本发明CAN总线接口隔离通信模块的技术方案进行了软硬件两个层面的描述，CAN1与CAN2总线物理层隔离电路实际上为两个独立的转换通道，考虑到可编程逻辑控制程序是并发执行的，所以两者并无实质上的主次之分；另外，对熟悉本领域的技术人员来说，应该可以在上述内容和基础之上作出等同变换与改动，因此本发明的保护范围应不限于所述实施例的形式，而应由权利要求书来界定。