静电防护电路和显示装置

摘要

本发明公开了一种静电防护电路和显示装置，所述静电防护电路包括：第一静电防护单元、第二静电防护单元以及第三静电防护单元，其中，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元、第二静电防护单元、或第三静电防护单元而将静电传导至其它信号线进行释放。本发明静电防护电路显示装置可以防止静电击穿现象的发生，提升显示品质。

权利要求

1.一种静电防护电路，其特征在于，其包括：第一静电防护单元、第二静电防护单元以及第三静电防护单元，其中，

所述第一静电防护单元，连接在第一信号线和静电引线之间，还通过所述静电引线与所述第二静电防护单元及所述第三静电防护单元相连，当所述第一信号线上积累静电，且静电电压超过阈值时，所述第一静电防护单元导通并将静电传导至所述静电引线上进行释放，或者进一步使所述第二静电防护单元及第三静电防护单元导通，并将静电传导至第二信号线、第三信号线上进行释放；

所述第二静电防护单元，连接在第二信号线和静电引线之间，还通过所述静电引线与所述第一静电防护单元及所述第三静电防护单元相连，当所述第二信号线上积累静电，且静电电压超过阈值时，所述第二静电防护单元导通并将静电传导至所述静电引线上进行释放，或者进一步使所述第一静电防护单元及第三静电防护单元导通，并将静电传导至所述第一信号线、第三信号线上进行释放；

所述第三静电防护单元，连接在第三信号线和静电引线之间，还通过所述静电引线与所述第一静电防护单元及所述第二静电防护单元相连，当所述第三信号线上积累静电，且静电电压超过阈值时，所述第三静电防护单元导通并将静电传导至静电引线上进行释放，或者进一步使所述第一静电防护单元及第二静电防护单元导通，并将静电传导至所述第一信号线、第二信号线上进行释放；

其中，所述第一静电防护单元、第二静电防护单元、第三静电防护单元中至少一个静电防护单元在相连的信号线上积累静电，且静电电压超过阈值时，所述静电防护单元导通并将静电传导至静电引线上进行释放，且使另外两个静电防护单元导通，并将静电传导至所述另外两个静电防护单元相连的信号线上进行释放。

2.根据权利要求1所述的静电防护电路，其特征在于，所述第一信号线为设置于阵列基板上的数据线，所述第二信号线为设置于阵列基板上的时钟信号线或起始信号线，所述第三信号线为设置于阵列基板上的公共电极线，所述公共电极线环绕设置在阵列基板四周，所述第一静电防护单元包括多个，每个第一静电防护单元与一条数据线相连，所述第一静电防护单元包括第一二极管、第二二极管，所述第一二极管的阳极通过静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第一二极管的阴极电性连接所述第一信号线；所述第二二极管的阳极电性连接所述第一信号线，所述第二二极管的阴极通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元。

3.根据权利要求1所述的静电防护电路，其特征在于，所述第一静电防护单元包括第一晶体管、第二晶体管，所述第一晶体管的栅极和第一端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第一晶体管的第二端电性连接至所述第一信号线；所述第二晶体管的栅极和第一端电性连接至所述第一信号线，所述第二晶体管的第二端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元。

4.根据权利要求1所述的静电防护电路，其特征在于，所述第一静电防护单元包括第七晶体管、第八晶体管、第九晶体管，所述第七晶体管的栅极和第一端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第七晶体管的第二端电性连接至第八晶体管的栅极；所述第八晶体管的栅极电性连接至第七晶体管的第二端，所述第八晶体管的第一端电性连接至第七晶体管的栅极，所述第八晶体管的第二端电性连接至第九晶体管的栅极；所述第九晶体管的栅极和第二端电性连接所述第一信号线，所述第九晶体管的第一端电性连接至第八晶体管的栅极。

5.根据权利要求1所述的静电防护电路，其特征在于，所述第二静电防护单元包括第三二极管、第四二极管，所述第三二极管的阳极通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第三二极管的阴极电性连接所述第二信号线；所述第四二极管的阳极电性连接所述第二信号线，所述第四二极管的阴极通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元。

6.根据权利要求1所述的静电防护电路，其特征在于，所述第二静电防护单元包括第三晶体管、第四晶体管，所述第三晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第三晶体管的第二端电性连接至所述第二信号线；所述第四晶体管的栅极和第一端电性连接至所述第二信号线，所述第四晶体管的第二端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元。

7.根据权利要求1所述的静电防护电路，其特征在于，所述第二静电防护单元包括第十晶体管、第十一晶体管、第十二晶体管，所述第十晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第十晶体管的第二端电性连接至第十一晶体管的栅极；所述第十一晶体管的栅极电性连接至第十晶体管的第二端，所述第十一晶体管的第一端电性连接至第十晶体管的栅极，所述第十一晶体管的第二端电性连接至第十二晶体管的栅极；所述第十二晶体管的栅极和第二端电性连接所述第二信号线，所述第十二晶体管的第一端电性连接至第十一晶体管的栅极。

8.根据权利要求1所述的静电防护电路，其特征在于，所述第三静电防护单元包括第五二极管、第六二极管：所述第五二极管的阳极通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元，所述第五二极管的阴极电性连接所述第三信号线；所述第六二极管的阳极电性连接所述第三信号线，所述第六二极管的阴极通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元。

9.根据权利要求1所述的静电防护电路，其特征在于，所述第三静电防护单元包括第五晶体管、第六晶体管，所述第五晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元，所述第五晶体管的第二端电性连接至所述第三信号线；所述第六晶体管的栅极和第一端电性连接至所述第三信号线，所述第六晶体管的第二端通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元。

10.一种显示装置，其特征在于，其包括：如权利要求1-9中任一项所述的静电防护电路。

说明书

静电防护电路和显示装置

技术领域

[0001] 本发明涉及显示技术领域，特别涉及一种静电防护电路和显示装置。

背景技术

[0002] 液晶显示装置(Liquid Crystal Display，LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，目前在平板显示领域占主导地位。液晶显示装置非常适合应用在台式计算机、掌上型计算机、个人数字助理(Personal Digital Assistant，PDA)、便携式电话、电视盒等多种办公自动化和视听设备中。

[0003] 液晶显示装置通常包括一薄膜晶体管阵列基板、一彩色滤光片基板及夹在薄膜晶体管阵列基板和彩色滤光片基板之间的液晶层。在上述阵列基板的制造、运输过程中，由于受到挤压或者摩擦的作用，很容易产生较大的静电，而阵列基板通常采用玻璃基板，这些静电能够在玻璃基板上聚集而无法消除，当这些静电电荷向阵列基板内部释放时，容易引起静电放电现象，从而会对阵列基板产生静电损害，如瞬间大电压击穿绝缘层使导线短路，对元器件的破坏等。尤其在像素单元内，由于数据线或者公共电极线等之间的距离较近，更加容易发生静电击穿现象，进而产生整个液晶显示装置显示不良甚至报废的后果。

[0004] 目前经常采用的防止静电击穿的方法为：在第一信号线1(例如公共电极线)和第二信号线2(例如时钟信号线)之间设置静电防护单元3，例如晶体管。上述方法所采用的结构有利于电荷传输，能够在一定程度上使液晶显示装置免受静电损害，但当有大量电荷积累时，其耐击穿电压较低，仍存在较高的被击穿的风险，进而还会导致液晶显示装置显示不良甚至报废。

发明内容

[0005] 本发明提供一种静电防护电路、阵列基板和显示装置，能够防止静电击穿现象的发生，提升显示品质。

[0006] 所述技术方案如下：

[0007] 本发明实施例提供了一种显示基板，其包括：第一静电防护单元、第二静电防护单元以及第三静电防护单元，其中，所述第一静电防护单元，连接在第一信号线和静电引线之间，还通过所述静电引线与所述第二静电防护单元及所述第三静电防护单元相连，当所述第一信号线上积累大量静电时，所述第一静电防护单元导通并将静电传导至所述静电引线上进行释放，或者进一步使所述第二静电防护单元及第三静电防护单元导通，并将静电传导至所述第二信号线、第三信号线上进行释放；所述第二静电防护单元，连接在第二信号线和静电引线之间，还通过所述静电引线与所述第一静电防护单元及所述第三静电防护单元相连，当所述第二信号线上积累大量静电时，所述第二静电防护单元导通并将静电传导至所述静电引线上进行释放，或者进一步使所述第一静电防护单元及第三静电防护单元导通，并将静电传导至所述第一信号线、第三信号线上进行释放；所述第三静电防护单元，连接在第三信号线和静电引线之间，还通过所述静电引线与所述第一静电防护单元及所述第二静电防护单元相连，当所述第三信号线上积累大量静电时，所述第三静电防护单元导通并将静电传导至静电引线上进行释放，或者进一步使所述第一静电防护单元及第二静电防护单元导通，并将静电传导至所述第一信号线、第二信号线上进行释放。

[0008] 在本发明的一个实施例中，所述第一信号线为设置于阵列基板上的数据线，所述第二信号线为设置于阵列基板上的时钟信号线或起始信号线，所述第三信号线为设置于阵列基板上的公共电极线，所述公共电极线环绕设置在阵列基板四周，所述第一静电防护单元包括多个，每个第一静电防护单元与一条数据线相连。

[0009] 在本发明的一个实施例中，所述第一静电防护单元包括第一二极管、第二二极管，所述第一二极管的阳极通过静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第一二极管的阴极电性连接所述第一信号线；所述第二二极管的阳极电性连接所述第一信号线，所述第二二极管的阴极通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元。

[0010] 在本发明的一个实施例中，所述第一静电防护单元包括第一晶体管、第二晶体管，所述第一晶体管的栅极和第一端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第一晶体管的第二端电性连接至所述第一信号线；所述第二晶体管的栅极和第一端电性连接至所述第一信号线，所述第二晶体管的第二端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元。

[0011] 在本发明的一个实施例中，所述第一静电防护单元具体可以包括第七晶体管、第八晶体管、第九晶体管，所述第七晶体管的栅极和第一端通过所述静电引线电性连接所述第二静电防护单元及所述第三静电防护单元，所述第七晶体管的第二端电性连接至第八晶体管的栅极；所述第八晶体管的栅极电性连接至第七晶体管的第二端，所述第八晶体管的第一端电性连接至第七晶体管的栅极，所述第八晶体管的第二端电性连接至第九晶体管的栅极；所述第九晶体管的栅极和第二端电性连接所述第一信号线，所述第九晶体管的第一端电性连接至第八晶体管的栅极。

[0012] 在本发明的一个实施例中，所述第二静电防护单元包括第三二极管、第四二极管，所述第三二极管的阳极通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第三二极管的阴极电性连接所述第二信号线；所述第四二极管的阳极电性连接所述第二信号线，所述第四二极管的阴极通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元。

[0013] 在本发明的一个实施例中，所述第二静电防护单元包括第三晶体管、第四晶体管，所述第三晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第三晶体管的第二端电性连接至所述第二信号线；所述第四晶体管的栅极和第一端电性连接至所述第二信号线，所述第四晶体管的第二端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元。

[0014] 在本发明的一个实施例中，所述第二静电防护单元包括第十晶体管、第十一晶体管、第十二晶体管，所述第十晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第三静电防护单元，所述第十晶体管的第二端电性连接至第十一晶体管的栅极；所述第十一晶体管的栅极电性连接至第十晶体管的第二端，所述第十一晶体管的第一端电性连接至第十晶体管的栅极，所述第十一晶体管的第二端电性连接至第十二晶体管的栅极；所述第十二晶体管的栅极和第二端电性连接所述第二信号线，所述第十二晶体管的第一端电性连接至第十一晶体管的栅极。

[0015] 在本发明的一个实施例中，所述第三静电防护单元包括第五二极管、第六二极管：所述第五二极管的阳极通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元，所述第五二极管的阴极电性连接所述第三信号线；所述第六二极管的阳极电性连接所述第三信号线，所述第六二极管的阴极通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元。

[0016] 在本发明的一个实施例中，所述第三静电防护单元包括第五晶体管、第六晶体管，所述第五晶体管的栅极和第一端通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元，所述第五晶体管的第二端电性连接至所述第三信号线；所述第六晶体管的栅极和第一端电性连接至所述第三信号线，所述第六晶体管的第二端通过所述静电引线电性连接所述第一静电防护单元及所述第二静电防护单元。

[0017] 本发明实施例还提供了一种显示装置其包括：所述的静电防护电路。

[0018] 本发明实施例提供的技术方案带来的有益效果是：

[0019] 通过设置第一静电防护单元、第二静电防护单元、第三静电防护单元，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元、第二静电防护单元、或第三静电防护单元而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0020] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

[0021] 图1是现有的一种静电防护电路的示意图；

[0022] 图2是本发明第一实施例提供的静电防护电路的框图；

[0023] 图3是本发明第二实施例提供的静电防护电路的电路图；

[0024] 图4是本发明第三实施例提供的静电防护电路的电路图；

[0025] 图5是本发明第四实施例提供的静电防护电路的电路图；

[0026] 图6是本发明第五实施例提供的静电防护电路的电路图；

[0027] 图7是流经本发明实施例和现有技术提供的静电防护电路的电流-电压曲线图；

[0028] 图8是本发明第六实施例提供的阵列基板的示意图。

具体实施方式

[0029] 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的静电防护电路、阵列基板和显示装置其具体实施方式、结构、特征及功效，详细说明如后。

[0030] 有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

[0031] 第一实施例

[0032] 图2是本发明第一实施例提供的静电防护电路的框图。请参考图2，本实施例的静电防护电路，包括：第一静电防护单元10、第二静电防护单元20、第三静电防护单元30。

[0033] 第一静电防护单元10，连接在第一信号线5和静电引线8之间，还通过静电引线8与第二静电防护单元20及第三静电防护单元30相连，当第一信号线5上积累大量静电时，第一静电防护单元10导通并将静电传导至静电引线8上进行释放，或者进一步使第二静电防护单元20及第三静电防护单元30导通，并将静电传导至第二信号线6、第三信号线7上进行释放。

[0034] 第二静电防护单元20，连接在第二信号线6和静电引线8之间，还通过静电引线8与第一静电防护单元10及第三静电防护单元30相连，当第二信号线6上积累大量静电时，第二静电防护单元20导通并将静电传导至静电引线8上进行释放，或者进一步使第一静电防护单元10及第三静电防护单元30导通，并将静电传导至第一信号线5、第三信号线7上进行释放。

[0035] 第三静电防护单元30，连接在第三信号线7和静电引线8之间，还通过静电引线8与第一静电防护单元10及第二静电防护单元20相连，当第三信号线7上积累大量静电时，第三静电防护单元30导通并将静电传导至静电引线8上进行释放，或者进一步使第一静电防护单元10及第二静电防护单元20导通，并将静电传导至第一信号线5、第二信号线6上进行释放。

[0036] 其中，第一信号线5可以为设置于阵列基板上的数据线，第二信号线6可以为设置于阵列基板上的时钟信号线或起始信号线，第三信号线7可以为设置于阵列基板上的公共电极线，公共电极线可环绕设置在阵列基板四周。第一静电防护单元10包括多个，每个第一静电防护单元10与一条数据线相连，并且第二静电防护单元20、第三静电防护单元30也可设置为多个。

[0037] 综上所述，本发明实施例提供的静电防护电路，通过设置第一静电防护单元10、第二静电防护单元20、第三静电防护单元30，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元10、第二静电防护单元20、或第三静电防护单元30而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0038] 第二实施例

[0039] 图3是本发明第二实施例提供的静电防护电路的电路图。图3是在图2的基础上改进而来的。图3与图2的区别在于，图3的每个第一静电防护单元10具体可以包括2个二极管：二极管D1(第一二极管)、二极管D2(第二二极管)。第二静电防护单元20具体可以包括2个二极管：二极管D3(第三二极管)、二极管D4(第四二极管)。第三静电防护单元30具体可以包括
2个二极管：二极管D5(第五二极管)、二极管D6(第六二极管)。

[0040] 每个二极管D1的阳极通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30，每个二极管D1的阴极电性连接第一信号线5。每个二极管D2的阳极电性连接第一信号线5，每个二极管D2的阴极通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30。二极管D3的阳极通过静电引线8电性连接第一静电防护单元10及第三静电防护单元30，二极管D3的阴极电性连接第二信号线6。二极管D4的阳极电性连接第二信号线6，二极管D4的阴极通过静电引线8电性连接第一静电防护单元10及第三静电防护单元30。二极管D5的阳极通过静电引线8电性连接第一静电防护单元10及第二静电防护单元20，二极管D5的阴极电性连接第三信号线7。二极管D6的阳极电性连接第三信号线7，二极管D6的阴极通过静电引线8电性连接第一静电防护单元10及第二静电防护单元20。

[0041] 当第一信号线5上积累大量静电时，二极管D2导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则二极管D3、D5导通，还可进一步将静电传导至第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第二信号线6上积累大量静电时，二极管D4导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则二极管D1、D5导通，还可进一步将静电传导至第一信号线5、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第三信号线7上积累大量静电时，二极管D6导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则二极管D1、D3导通，还可进一步将静电传导至第一信号线5、第二信号线6上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当静电引线8上积累大量静电时，则二极管D1、D3、D5导通，可将静电传导至第一信号线5、第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。

[0042] 综上所述，本发明实施例提供的静电防护电路，通过第一静电防护单元10、第二静电防护单元20以及第三静电防护单元30均为2个二极管的结构，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元10、第二静电防护单元20、或第三静电防护单元30而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0043] 第三实施例

[0044] 图4是本发明第三实施例提供的静电防护电路的电路图。图4是在图2的基础上改进而来的。图4与图2的区别在于，图4的每个第一静电防护单元10具体可以包括2个晶体管：晶体管T1(第一晶体管)、晶体管T2(第二晶体管)。第二静电防护单元20具体可以包括2个晶体管：晶体管T3(第三晶体管)、晶体管T4(第四晶体管)。第三静电防护单元30具体可以包括
2个晶体管：晶体管T5(第五晶体管)、晶体管T6(第六晶体管)。

[0045] 晶体管T1的栅极和第一端通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30，晶体管T1的第二端电性连接至第一信号线5。晶体管T2的栅极和第一端电性连接至第一信号线5，晶体管T2的第二端通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30。晶体管T3的栅极和第一端通过静电引线8电性连接第一静电防护单元10及第三静电防护单元30，晶体管T3的第二端电性连接至第二信号线6。晶体管T4的栅极和第一端电性连接至第二信号线6，晶体管T4的第二端通过静电引线8电性连接第一静电防护单元10及第三静电防护单元30。晶体管T5的栅极和第一端通过静电引线8电性连接第一静电防护单元10及第二静电防护单元20，晶体管T5的第二端电性连接至第三信号线7。晶体管T6的栅极和第一端电性连接至第三信号线7，晶体管T6的第二端通过静电引线8电性连接第一静电防护单元10及第二静电防护单元20。其中，上述晶体管的第一端可以是晶体管的源极或漏极，相应地，上述晶体管的第二端可以是晶体管的漏极或源极。

[0046] 当第一信号线5上积累大量静电时，晶体管T2导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T3、T5导通，还可进一步将静电传导至第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第二信号线6上积累大量静电时，晶体管T4导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T1、T5导通，还可进一步将静电传导至第一信号线5、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第三信号线7上积累大量静电时，晶体管T6导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T1、T3导通，还可进一步将静电传导至第一信号线5、第二信号线6上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当静电引线8上积累大量静电时，则晶体管T1、T3、T5导通，可将静电传导至第一信号线5、第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。

[0047] 综上所述，本发明实施例提供的静电防护电路，通过第一静电防护单元10、第二静电防护单元20以及第三静电防护单元30均为2个晶体管的结构，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元10、第二静电防护单元20、或第三静电防护单元30而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0048] 第四实施例

[0049] 图5是本发明第四实施例提供的静电防护电路的电路图。图5是在图2的基础上改进而来的。图5与图2的区别在于，图5的每个第一静电防护单元10具体可以包括3个晶体管：晶体管T11(第七晶体管)、晶体管T12(第八晶体管)、晶体管T13(第九晶体管)。第二静电防护单元20具体可以包括3个晶体管：晶体管T14(第十晶体管)、晶体管T15(第十一晶体管)、晶体管T16(第十二晶体管)。第三静电防护单元30具体可以包括3个晶体管：晶体管T17(第十三晶体管)、晶体管T18(第十四晶体管)、晶体管T19(第十五晶体管)。

[0050] 晶体管T11的栅极和第一端通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30，晶体管T11的第二端电性连接至晶体管T12的栅极。晶体管T12的栅极电性连接至晶体管T11的第二端，晶体管T12的第一端电性连接至晶体管T11的栅极，晶体管T12的第二端电性连接至晶体管T13的栅极。晶体管T13的栅极和第二端电性连接第一信号线5，晶体管T13的第一端电性连接至晶体管T12的栅极。晶体管T14的栅极和第一端通过静电引线8电性连接第一静电防护单元10及第三静电防护单元30，晶体管T14的第二端电性连接至晶体管T15的栅极。晶体管T15的栅极电性连接至晶体管T14的第二端，晶体管T15的第一端电性连接至晶体管T14的栅极，晶体管T15的第二端电性连接至晶体管T16的栅极。晶体管T16的栅极和第二端电性连接第二信号线6，晶体管T16的第一端电性连接至晶体管T15的栅极。晶体管T17的栅极和第一端通过静电引线8电性连接第一静电防护单元10及第二静电防护单元20，晶体管T17的第二端电性连接至晶体管T18的栅极。晶体管T18的栅极电性连接至晶体管T17的第二端，晶体管T18的第一端电性连接至晶体管T17的栅极，晶体管T18的第二端电性连接至晶体管T19的栅极。晶体管T19的栅极和第二端电性连接第三信号线7，晶体管T19的第一端电性连接至晶体管T18的栅极。其中，上述晶体管的第一端可以是晶体管的源极或漏极，相应地，上述晶体管的第二端可以是晶体管的漏极或源极。

[0051] 当第一信号线5上积累大量静电时，晶体管T2、T3导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T4和T5、T7和T8导通，还可进一步将静电传导至第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第二信号线6上积累大量静电时，晶体管T5、T6导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T1和T2、T7和T8导通，还可进一步将静电传导至第一信号线5、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第三信号线7上积累大量静电时，晶体管T8、T9导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则晶体管T1和T2、T4和T5导通，还可进一步将静电传导至第一信号线5、第二信号线6上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当静电引线8上积累过多的静电时，则晶体管T1和T2、T4和T5、T7和T8导通，可将静电传导至第一信号线5、第二信号线6、第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。

[0052] 综上所述，本发明实施例提供的静电防护电路，通过第一静电防护单元10、第二静电防护单元20以及第三静电防护单元30均为3个晶体管的结构，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元10、第二静电防护单元20、或第三静电防护单元30而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0053] 第五实施例

[0054] 图6是本发明第五实施例提供的静电防护电路的电路图。图6是在图2的基础上改进而来的。图6与图2的区别在于，图6的第三静电防护单元30具体可以包括：电阻R1(第一电阻)。

[0055] 电阻R1的一端电性连接第三信号线7，电阻R1的另一端通过静电引线8电性连接第二静电防护单元20及第三静电防护单元30。

[0056] 其中，本发明实施例中，第一静电防护单元10可以包括图2所示的2个二极管，也可以包括图3所示的2个晶体管，也可以包括图4所示的3个晶体管。第二静电防护单元20可以包括图2所示的2个二极管，也可以包括图3所示的2个晶体管，也可以包括图4所示的3个晶体管。并且电子元件的连接关系与图2-图4相同，在此不再赘述。

[0057] 当第一信号线5上积累大量静电时，第一静电防护单元10导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则第二静电防护单元20导通，还可进一步将静电传导至第二信号线6上进行释放，还可进一步将静电通过电阻R1传导至第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第二信号线6上积累大量静电时，第二静电防护单元20导通，将静电传导至静电引线8上进行释放，若静电形成的电压足够大，则第一静电防护单元20导通，还可进一步将静电传导至第一信号线5上进行释放，还可进一步将静电通过电阻R1传导至第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当第三信号线7上积累大量静电时，静电可通过电阻R1传导至静电引线8上进行释放，若静电形成的电压足够大，则第一静电防护单元10、第二静电防护单元20导通，还可进一步将静电传导至第一信号线5、第二信号线6上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。当静电引线8上积累过多的静电时，则第一静电防护单元10、第二静电防护单元20导通，可将静电传导至第一信号线5、第二信号线6上进行释放，还可将静电通过电阻R1传导至第三信号线7上进行释放，从而更有效地实现放电效果，防止静电击穿现象的发生。

[0058] 综上所述，本发明实施例提供的静电防护电路，通过第三静电防护单元30包括电阻的结构，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元10、第二静电防护单元20、或第三静电防护单元30而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生。

[0059] 根据以上实施例，可以得出：本发明实施例中的第一静电防护单元10可以包括图2所示的2个二极管或图3所示的2个晶体管或图4所示的3个晶体管。第二静电防护单元20也可以包括图2所示的2个二极管或图3所示的2个晶体管或图4所示的3个晶体管。第二静电防护单元30可以包括图2所示的2个二极管或图3所示的2个晶体管或图4所示的3个晶体管或图5所示的电阻R1，并且电子元件的连接关系与图2-图5相同，在此不再赘述。因此可以采用第一静电防护单元10、第二静电防护单元20、第三静电防护单元30的不同组合而形成更多实施例。

[0060] 图7是流经本发明实施例和现有技术提供的静电防护电路的电流-电压曲线图，请参考图7，图7的曲线601是以上述本发明实施例中第二静电防护单元20包括3个晶体管的条件下，测得流经晶体管T15电流与电压的关系曲线，图7的曲线603是图1中现有的直接在两信号线间连接静电防护单元的结构，流经静电防护单元的电流与电压关系曲线，从图7可以看出，流经现有静电防护单元的电流大于流经本发明实施例中流经静电防护单元的电流，而流经电流小，则不容易被击穿，而流经电流大，则容易击穿，从而可以说明，本发明实施例提供的静电防护电路相比现有技术能够有效防止静电击穿现象的发生。

[0061] 根据以上实施例，如图8所示，本发明第六实施例还公开了一种阵列基板，包括：第一信号线5、第二信号线6、第三信号线7、静电引线8、及上述实施例中的静电防护电路。优选地，第一信号线5可以为设置于阵列基板上的数据线，第二信号线6可以为设置于阵列基板上周边区703的时钟信号线或起始信号线，第三信号线7可以为设置于阵列基板上周边区703的公共电极线，公共电极线可环绕设置在阵列基板周边区703四周。第一静电防护单元
10包括多个，且位于显示区701外围的周边区703，每个第一静电防护单元10与一条数据线相连，并且第二静电防护单元20、第三静电防护单元30也可设置为多个，且位于周边区703。

[0062] 根据以上实施例，本发明实施例还公开了一种显示装置，包括上述实施例中的阵列基板，所述阵列基板包括上述实施例中的静电防护电路。

[0063] 综上所述，本发明实施例提供的阵列基板和显示装置，通过设置第一静电防护单元、第二静电防护单元、第三静电防护单元，当任意信号线上积累大量静电时，均可以通过导通第一静电防护单元、第二静电防护单元、或第三静电防护单元而将静电传导至其它信号线进行释放，从而防止静电击穿现象的发生，提升显示品质。

[0064] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。