电流匹配的LED驱动电路

摘要

本发明提供一种电流匹配的LED驱动电路，其包括：基准电流源；第一电阻，其第一连接端与所述基准电流源的输出端相连，其第二连接端与接地端相连；多个LED驱动支路，每个LED驱动支路包括可编程运算放大器、输出晶体管、驱动电阻和失调校准电路，所述输出晶体管的第一连接端作为该LED驱动支路的输出端能够与被驱动的LED相连，所述失调校准电路的第一输入端与第一电阻的第一连接端，所述失调校准电路的第二输入端与所述可编程运算放大器的第二输入端相连，其中第一电阻和所述匹配电阻相互匹配以尽降低相互之间的相对误差。利用匹配的电阻相对误差较小的特点，提供更为一致的LED驱动电流。

权利要求

1.一种LED驱动电路，其特征在于，其包括：

基准电流源；

第一电阻，其第一连接端与所述基准电流源的输出端相连，其第二连接端与接地端相连；

多个LED驱动支路，每个LED驱动支路包括可编程运算放大器、输出晶体管、驱动电阻和失调校准电路，其中所述可编程运算放大器的第一输入端与第一电阻的第一连接端，其第二输入端与驱动电阻的第一连接端相连，所述驱动电阻的第一连接端还与输出晶体管的第二连接端相连，所述驱动电阻的第二连接端与接地端相连，所述可编程运算放大器的输出端与所述输出晶体管的控制端相连，所述输出晶体管的第一连接端作为该LED驱动支路的输出端能够与被驱动的LED相连，所述失调校准电路的第一输入端与第一电阻的第一连接端，所述失调校准电路的第二输入端与所述可编程运算放大器的第二输入端相连，所述失调校准电路输出偏差校准信号给所述可编程运算放大器，所述可编程运算放大器基于所述偏差校准信号进行校准，其中第一电阻和所述驱动电阻相互匹配以尽量降低相互之间的相对误差。

2.根据权利要求1所述的LED驱动电路，其特征在于，第一电阻和所述驱动电阻的相对误差小于等于+/-0.1％。

3.根据权利要求1所述的LED驱动电路，其特征在于，所述输出晶体管为NMOS晶体管，所述NMOS晶体管的源极为所述输出晶体管的第二连接端，所述NMOS晶体管的漏极为所述输出晶体管的第一连接端。

4.根据权利要求1所述的LED驱动电路，其特征在于，所述被驱动的LED的阴极与所述LED驱动支路的输出端相连，其阳极与电源电压端相连。

5.根据权利要求1所述的LED驱动电路，其特征在于，“其中一个LED驱动支路中的失调校准电路的第一输入端与第一电阻的第一连接端”，替换为“其中一个LED驱动支路中的失调校准电路的第一输入端连接于另一个LED驱动支路中的驱动电阻的第一连接端”。

6.根据权利要求1所述的LED驱动电路，其特征在于，所述失调校准电路在所述失调校准电路的第一输入端的电压高于第二输入端的电压和第一预定阈值的和时，调整其偏差校准信号，所述失调校准电路在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第二预定阈值的差时，调整其偏差校准信号，在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第一预定阈值的和且高于第二输入端的电压和第二预定阈值的差时，保持其偏差校准信号。

7.根据权利要求6所述的LED驱动电路，其特征在于，所述失调校准电路包括第一电压比较电路、第二电压比较电路和逻辑输出电路，第一电压比较电路在所述失调校准电路的第一输入端的电压高于第二输入端的电压与第一预定阈值的和时，其输出第一信号，否则输出第二信号；

第二电压比较电路在所述失调校准电路的第一输入端的电压低于第二输入端的电压与第二预定阈值的差时，其输出第一信号，否则输出第二信号；

所述逻辑输出电路在第一电压比较电路输出第一信号且第二电压比较电路输出第二信号时，增加其偏差校准信号，在第一电压比较电路输出第二信号且第二电压比较电路输出第一信号时，减小其偏差校准信号，在第一电压比较电路输出第二信号且第二电压比较电路输出第二信号时，保持其偏差校准信号。

8.根据权利要求1所述的LED驱动电路，其特征在于，所述可编程运算放大器包括：第一差分晶体管和第二差分晶体管，其中第一差分晶体管或第二差分晶体管包括有多个并联的差分晶体管单元，部分差分晶体管单元中的每一个与一个可编程开关串联，所述可编程开关的控制端接收所述偏差校准信号，在所述偏差校准信号的控制下，所述可编程开关导通或截止。

9.根据权利要求1所述的LED驱动电路，其特征在于，所述可编程运算放大器包括位于输出支路上的串联的多个输出电阻，每个输出电阻的第一连接端通过一个可编程开关与所述可编程运算放大器的输出端相连，所述可编程开关的控制端接收所述偏差校准信号，在所述偏差校准信号的控制下，所述可编程开关导通或截止。

说明书

电流匹配的LED驱动电路

【技术领域】

[0001] 本发明涉及LED(light-emitting diode)驱动电路芯片设计领域，特别涉及一种电流匹配的LED驱动电路。【背景技术】

[0002] 多路LED驱动电路被广泛应用于大屏幕LED显示器中，例如大屏幕的平板电脑、笔记本电脑、电视、或大屏幕广告牌。这些显示设备中，都由LED来提供背光源。由于LED阵列很大，需要多路LED驱动，为了保证大屏幕显示的均匀性，需要每路LED的驱动电流都尽量相等。

[0003] 图1描述了一种现有技术的多路LED驱动电路，其中描述了两串LED输出的情形。图1中，运算放大器OP1将晶体管MN3的漏极调整到0.3V，晶体管MN41、MN42与MN3的栅极电压相等(由运算放大器OP2保证，OP2将电压GT调整等于晶体管MN3的栅极电压GN3。同时运算放大器OP31调整使得晶体管MN41的漏极电压DN41等于电压VD，运算放大器OP32调整使得晶体管MN42的漏极电压DN42也等于电压VD。因此晶体管MN41、MN42的栅极电压都等于晶体管MN3的栅极电压，晶体管MN41、MN42的漏极电压也都等于晶体管MN3的漏极电压，晶体管MN41、MN42、MN3的源极都接地，电压也相等。这样MN41、MN42的漏极电流正比于MN3的漏极电流，其比例为MN41、MN42相对MN3的宽长比之比。一般设计MN41和MN42的宽度和长度都相同，所以MN41和MN42的电流应该相等。但实际情况，由于工艺偏差，芯片之间，MN41漏极电流和MN42漏极电流一致性不是那么理想，可能偏差在-5％至+5％之间。减小该偏差，有利于改善大屏显示效果。首先运算放大器OP31和OP32存在输入偏差，即其正负输入端电压之间存在一定小值偏差。图1设计通过让MN3、MN41和MN42都工作在饱和区，有助于减小该偏差对电流失配的影响，虽然如此，运算放大器OP31和OP31的输入偏差仍会导致一定程度上的MN41和MN42的漏极电流失配。另外，MN41和MN42之间还存在器件本身的失配，例如其阈值电压可能存在差异，其栅氧厚度可能存在差异，沟道的实际宽度和长度之间存在差异。另外运算放大器OP2存在输入失配，导致MN41、MN42的栅极电压与MN3的栅极电压之间存在差异，这样会导致晶体管MN41、MN42的漏极电流与晶体管MN3的漏极电流比例存在芯片间偏差。

[0004] 因此，亟待提出一种改进的电流匹配的LED驱动电路。【发明内容】

[0005] 本发明的目的之一在于提供一种改进的电流匹配的LED驱动电路，其能够驱动多路LED，并且保持各路LED的驱动电流具有较高一致性。

[0006] 为了解决上述问题，本发明提供一种LED驱动电路，其包括：基准电流源；第一电阻，其第一连接端与所述基准电流源的输出端相连，其第二连接端与接地端相连；多个LED驱动支路，每个LED驱动支路包括可编程运算放大器、输出晶体管、驱动电阻和失调校准电路，其中所述可编程运算放大器的第一输入端与第一电阻的第一连接端，其第二输入端与驱动电阻的第一连接端相连，所述驱动电阻的第一连接端还与输出晶体管的第二连接端相连，所述驱动电阻的第二连接端与接地端相连，所述可编程运算放大器的输出端与所述输出晶体管的控制端相连，所述输出晶体管的第一连接端作为该LED驱动支路的输出端能够与被驱动的LED相连，所述失调校准电路的第一输入端与第一电阻的第一连接端，所述失调校准电路的第二输入端与所述可编程运算放大器的第二输入端相连，所述失调校准电路输出偏差校准信号给所述可编程运算放大器，所述可编程运算放大器基于所述偏差校准信号进行校准，其中第一电阻和所述匹配电阻相互匹配以尽降低相互之间的相对误差。

[0007] 进一步的，第一电阻和所述匹配电阻的相对误差小于等于+/-0.1％。

[0008] 进一步的，所述输出晶体管为NMOS晶体管，所述NMOS晶体管的源极为所述输出晶体管的第二连接端，所述NMOS晶体管的漏极为所述输出晶体管的第一连接端。

[0009] 进一步的，所述被驱动的LED的阴极与所述LED驱动支路的输出端相连，其阳极与电源电压端相连。

[0010] 进一步的，其中一个LED驱动支路中的失调校准电路的第一输入端也可连接于另一个LED驱动支路中的驱动电阻的第一连接端。

[0011] 进一步的，所述失调校准电路在所述失调校准电路的第一输入端的电压高于第二输入端的电压和第一预定阈值的和时，调整其偏差校准信号，所述失调校准电路在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第二预定阈值的差时，调整其偏差校准信号，在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第一预定阈值的和且高于第二输入端的电压和第二预定阈值的差时，保持其偏差校准信号。

[0012] 进一步的，所述失调校准电路包括第一电压比较电路、第二电压比较电路和逻辑输出电路，第一电压比较电路在所述失调校准电路的第一输入端的电压高于第二输入端的电压与第一预定阈值的和时，其输出第一信号，否则输出第二信号；第二电压比较电路在所述失调校准电路的第一输入端的电压低于第二输入端的电压与第二预定阈值的差时，其输出第一信号，否则输出第二信号；所述逻辑输出电路在第一电压比较电路输出第一信号且第二电压比较电路输出第二信号时，增加其偏差校准信号，在第一电压比较电路输出第二信号且第二电压比较电路输出第一信号时，减小其偏差校准信号，在第一电压比较电路输出第二信号且第二电压比较电路输出第二信号时，保持其偏差校准信号。

[0013] 进一步的，所述可编程运算放大器包括：第一差分晶体管和第二差分晶体管，其中第一差分晶体管或第二差分晶体管包括有多个并联的差分晶体管单元，部分差分晶体管单元中的每一个与一个可编程开关串联，所述可编程开关的控制端接收所述偏差校准信号，在所述偏差校准信号的控制下，所述可编程开关导通或截止。

[0014] 进一步的，所述可编程运算放大器包括位于输出支路上的串联的多个输出电阻，每个输出电阻的第一连接端通过一个可编程开关与所述可编程运算放大器的输出端相连，所述可编程开关的控制端接收所述偏差校准信号，在所述偏差校准信号的控制下，所述可编程开关导通或截止。

[0015] 与现有技术相比，本发明通过设置相互匹配的电阻，利用匹配的电阻相对误差较小的特点，提供更为一致的LED驱动电流。此外，运算放大器的输入失调电压可以被失调校准电路校准至很小，从而进一步的提高了各路LED驱动电流的一致性。【附图说明】

[0016] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

[0017] 图1示意出了现有技术中的LED驱动电路的电路示例图；

[0018] 图2示意出了本发明中的LED驱动电路在一个实施例中的电路示例图；

[0019] 图3示意出了图2中的失调校准电路在一个实施例中的电路示例图；

[0020] 图4示意出了图2中的可编程运算放大器在一个实施例中的电路示例图；

[0021] 图5示意出了图2中的可编程运算放大器在另一个实施例中的电路示例图；

[0022] 图6示意出了图3中的逻辑输出电路在一个实施例中的电路示例图；

[0023] 图7示意出了本发明中的LED驱动电路在另一个实施例中的电路示例图。【具体实施方式】

[0024] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0025] 本发明提供了改进的电流匹配的多路LED驱动电路，其能够驱动多路LED，并且各路LED的驱动电流的一致性较高。

[0026] 图2示意出了本发明中的LED驱动电路200在一个实施例中的电路示例图。如图2所示的，所述LED驱动电路200包括基准电流源I21、第一电阻R1和多个LED驱动支路。图2中示出了两个LED驱动支路，分别记为210、220，在其他实施例中，也可以为三路、四路或者更多路。每个LED驱动支路驱动一路LED，被驱动的LED的阴极与LED驱动支路的输出端相连，被驱动的LED的阳极与电源电压端VCC相连。具体的，LED1的阴极与LED驱动支路210的输出端相连，LED2的阴极与LED驱动支路220的输出端相连，LED1的阳极和LED2的阳极与电源电压端VCC相连。第一电阻R1的第一连接端与所述基准电流源I21的输出端相连，其第二连接端与接地端相连。

[0027] 如图2所示的，每个驱动支路包括可编程运算放大器、输出晶体管、驱动电阻和失调校准电路。其中所述可编程运算放大器的第一输入端与第一电阻R1的第一连接端，其第二输入端与驱动电阻的第一连接端相连，所述驱动电阻的第一连接端还与输出晶体管的第二连接端相连，所述驱动电阻的第二连接端与接地端相连，所述可编程运算放大器的输出端与所述输出晶体管的控制端相连，所述失调校准电路的第一输入端VP与所述可编程运算放大器的第一输入端相连，所述失调校准电路的第二输入端VN与所述可编程运算放大器的第二输入端相连，所述失调校准电路输出偏差校准信号D0-Dn-1给所述可编程运算放大器，所述可编程运算放大器基于所述偏差校准信号进行校准。

[0028] 第一电阻R1和所述匹配电阻相互匹配以尽可能降低相互之间的相对误差。

[0029] 具体的，所述驱动支路210中的可编程运算放大器为OP21，所述驱动支路210中的输出晶体管为NMOS晶体管MN21，所述驱动支路210中的驱动电阻为R2，所述驱动支路210中的失调校准电路为第一失调校准电路；所述驱动支路220中的可编程运算放大器为OP22，所述驱动支路220中的输出晶体管为NMOS晶体管MN22，所述驱动支路220中的驱动电阻为R3，所述驱动支路220中的失调校准电路为第二失调校准电路。可编程运算放大器为OP21、OP22的第一输入端为正相输入端，第二输入端为负相输入端。NMOS晶体管MN21和MN22的源极为输出晶体管的第二连接端，NMOS晶体管MN21和MN22的漏极为输出晶体管的第一连接端，NMOS晶体管MN21和MN22的栅极为输出晶体管的控制端。

[0030] 在本发明中，通过选用类型相同，经过精心的匹配设计，第一电阻R1和匹配电阻R2和R3之间的相对误差可以设计到0.1％的精度。本发明中，电阻R1、R2、R3要经过精心匹配设计，其相对比例要非常准确。例如可以采用业界熟知各种技术，如中心对称设计以及保持每一段电阻的电流方向都完全相同，每一段电阻的宽度和长度都设计完全相同。

[0031] 本发明中，基准电流源I21提供基准电流I21，基准电流I21流经电阻R1产生参考电压VD。运算放大器OP21和OP22调整使得节点SN51和SN52的电压等于电压VD。本发明中的运算放大器OP21和OP22与传统运算放大器不同，为其输入偏差可编程运算放大器。通过n位偏差校准信号D0～Dn-1，可以改变运算放大器的输入偏差电压(或称输入失调电压)。运算放大器OP21和OP22的输入偏差都被对应的失调校准电路校准至很小值，例如1mV以内。经过校准后可以保证节点VD电压和节点SN51、SN52的电压偏差很小，可以近似为认为相等。未校准的普通运算放大器可能存在高达30mV的输入偏差。设计偏差校准信号位数越多，可以实现更高的校准精度。根据基尔霍夫KCL定律，LED1的电流等于电阻R2电流，LED2的电流等于电阻R3的电流。根据上述原理，R2的电流等于I21.R1/R2，R3的电流等于I21.R1/R3。当R2等于R3时，LED1和LED2的电流相等。由于R1和R2，以及R1和R3采用了相互匹配的设计，它们的相对误差非常小，因此R2和R3上的电流之间的误差也非常小。需要了解的是，在集成电路中电阻的匹配性远高于晶体管的匹配性。

[0032] 如图2所示的，所述失调校准电路在所述失调校准电路的第一输入端的电压VP高于第二输入端的电压VN和第一预定阈值(可以为零)的和时，增加其偏差校准信号D0-Dn-1，所述失调校准电路在所述失调校准电路的第一输入端的电压VP低于第二输入端的电压VN和第二预定阈值的差时，减小其偏差校准信号D0-Dn-1。在所述失调校准电路的第一输入端的电压低于第二输入端的电压和第一预定阈值的和且高于第二输入端的电压和第二预定阈值的差时，保持其偏差校准信号D0-Dn-1。

[0033] 如图3所示，所述失调校准电路包括第一电压比较电路310、第二电压比较电路320和逻辑输出电路330。第一电压比较电路310在所述失调校准电路的第一输入端VP的电压高于第二输入端的电压与第一预定阈值的和时，其输出第一信号，否则输出第二信号；此时第一预定阈值为0。第二电压比较电路320在所述失调校准电路的第一输入端的电压低于第二输入端的电压与第二预定阈值的差时，其输出第一信号，否则输出第二信号，此时第二预定阈值为电压Ve。所述逻辑输出电路330在第一电压比较电路310输出第一信号且第二电压比较电路320输出第二信号时，增加其偏差校准信号，在第一电压比较电路310输出第二信号且第二电压比较电路320输出第一信号时，减小其偏差校准信号，在第一电压比较电路310输出第二信号且第二电压比较电路320输出第二信号时，保持其偏差校准信号。

[0034] 具体的，第一电压比较电路310包括开关S12、S11、S13、反相器INV11、反相器INV13、反相器INV14、运算放大器OP5、D触发器ffdf1和电容C11。其中第一输入端VP经过开关S12与运算放大器OP5的正相输入端相连，第二输入端VN经过开关S11与运算放大器OP5的正相输入端相连。运算放大器OP5的负相输入端通过电容C11与接地端相连，负相输入端还通过开关S13与其输出端相连。时钟信号CK1与开关S11的控制端相连，并通过反相器INV11与开关S12的控制端相连。反相器INV13、反相器INV14依次串联于运算放大器OP5的输入端与D触发器ffdf1的输入端d之间，D触发器ffdf1的时钟端与时钟信号CK4相连。D触发器ffdf1的输出端q输出信号VH。在信号VH的高电平为第一信号，低电平为第二信号。

[0035] 具体的，第二电压比较电路320包括开关S22、S21、S23、反相器INV21、反相器INV23、反相器INV24、运算放大器OP4、D触发器ffdf2和电容C21。其中第一输入端VP经过开关S22、电压源Ve与运算放大器OP4的正相输入端相连，第二输入端VN经过开关S21与运算放大器OP4的正相输入端相连。运算放大器OP4的负相输入端通过电容C21与接地端相连，负相输入端还通过开关S23与其输出端相连。时钟信号CK1与开关S21的控制端相连，并通过反相器INV21与开关S22的控制端相连。反相器INV23、反相器INV24依次串联于运算放大器OP4的输入端与D触发器ffdf2的输入端d之间，D触发器ffdf2的时钟端与时钟信号CK4相连。D触发器ffdf2的输出端q输出信号VL。在信号VL的高电平为第一信号，低电平为第二信号。

[0036] 具体的，如图3所示的，当VP电压大于VN电压时，VH变为高电平，该逻辑输出电路输出的偏差校准信号D0-Dn-1加1；当VP电压小于VN-Ve时，VL变为高电平，该逻辑输出电路输出的偏差校准信号D0-Dn-1减1。当VP电压位于VN和VN-Ve之间时，VH和VL都为低电平，该逻辑输出电路输出的偏差校准信号D0-Dn-1维持不变。

[0037] 图6示意出了图3中的逻辑输出电路330在一个实施例中的电路示例图。如图6所示的，为了简化描述，此处只是以2位偏差校准信号为例进行介绍。实际中，可以根据需要设计更多位数的实现方式。可以用数字设计方式实现，例如通过编写verilog或VHDL代码，由软件自动综合产生所需电路。所述逻辑输出电路330包括或门OR1、OR2、OR3、与门AND1、AND2、AND3、AND4、或非门NOR1、反相器INV2、反相器INV3、反相器INV1、D触发器ffdf3、ffdf4。具体的连接关系如图6所示。

[0038] 图4示意出了图2中的可编程运算放大器在一个实施例中的电路示例图。如图4所示的，所述可编程运算放大器包括第一差分晶体管MP7和第二差分晶体管410，其中第二差分晶体管410包括有多个并联的差分晶体管单元MP81、MP82、MP8n、MP8，部分差分晶体管单元MP81、MP82、MP8n中的每一个与一个可编程开关MPS1、MPS2、MPSn串联，所述可编程开关MPS1、MPS2、MPSn的控制端接收所述偏差校准信号D0-Dn-1，在所述偏差校准信号的控制下，所述可编程开关MP81、MP82、MP8n导通或截止。如图4所示的，所述可编程运算放大器还包括电流源I1、I2，NMOS晶体管MN1、MN2、MN3。通过导通或截止所述可编程开关MP81、MP82、MP8n，可以使得差分晶体管单元MP81、MP82、MP8n引入第二差分晶体管410，从而修调该可编程运算放大器的输入偏差电压。

[0039] 图5示意出了图2中的可编程运算放大器在另一个实施例中的电路示例图。如图5所示的，所述可编程运算放大器包括位于输出支路上的串联的多个输出电阻R5n-R51，每个输出电阻R5n-R51的第一连接端通过一个可编程开关SW1-SWn与所述可编程运算放大器的输出端相连，所述可编程开关SW1-SWn的控制端接收所述偏差校准信号D0-Dn-1，在所述偏差校准信号D0-Dn-1的控制下，所述可编程开关SW1-SWn导通或截止。通过导通或截止所述可编程开关SW1-SWn，可以调节该可编程运算放大器的输入偏差电压。如图5所示的，所述可编程运算放大器还包括电流源I51、I52，NMOS晶体管MN1、MN2、MN3、差分晶体管MP7和MP8。

[0040] 图7示意出了本发明中的LED驱动电路在另一个实施例中的电路示例图。图7中的LED驱动电路与图2所示的LED驱动电路的不同之处在于：所述LED驱动支路220中的第二失调校准电路的第一输入端VP连接于所述LED驱动支路210中的驱动电阻R2的第一连接端，而如图2所示的，所述LED驱动支路220中的第二失调校准电路的第一输入端VP连接于第一电阻R1的第一连接端。这样，同样可以实现本发明中高匹配精度的效果。

[0041] 本发明中的连接、相接、相连等表示电性连接的词都是指直接或间接的电性连接，所述间接是指通过一个元件，比如电容、电感或晶体管等电性连接。

[0042] 需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。