图案接地屏蔽结构和电感器

摘要

本发明公开了一种图案接地屏蔽结构和电感器。其中，图案接地屏蔽结构设置在电感器上，电感器包括多边形电感线圈，其中，图案接地屏蔽结构包括与多边形电感线圈的每条边对应设置的结构单元，结构单元包括多个多晶硅条，多个多晶硅条形成塔型结构，塔型结构以多边形电感线圈的中心为塔顶。通过本发明，达到了减小了电感器的涡流效应的效果。

权利要求

1.一种图案接地屏蔽结构，其特征在于，所述图案接地屏蔽结构设置在电感器上，所述电感器包括多边形电感线圈，其中，所述图案接地屏蔽结构包括与所述多边形电感线圈的每条边对应设置的结构单元，所述结构单元包括多个多晶硅条，所述多个多晶硅条形成塔型结构，所述塔型结构以所述多边形电感线圈的中心为塔顶；所述多个多晶硅条形成多排多晶硅队列，所述多排多晶硅队列中每一排多晶硅队列所包含的多晶硅条的个数各不相同；平行于所述多边形电感线圈的边的所述多晶硅队列由多晶硅条串联起来。

2.根据权利要求1所述的图案接地屏蔽结构，其特征在于，所述多排多晶硅队列以平行于所述多边形电感线圈的边的方向依次排列，且离所述多边形电感线圈的中心越远的多晶硅队列所包含的多晶硅条的个数越多，以形成所述塔型结构。

3.根据权利要求2所述的图案接地屏蔽结构，其特征在于，所述多个多晶硅条包括主多晶硅条，其中，不同结构单元的主多晶硅条在所述多边形电感线圈的中心位置相连接。

4.根据权利要求3所述的图案接地屏蔽结构，其特征在于，所述中心位置通过金属材料接地。

5.根据权利要求3所述的图案接地屏蔽结构，其特征在于，所述主多晶硅条位于所述塔型结构的中间位置，并贯穿所述多排多晶硅队列以将所述多排多晶硅队列连成一体。

6.根据权利要求1至5任一项所述的图案接地屏蔽结构，其特征在于，所述图案接地屏蔽结构还包括导电材料，所述导电材料用于将所述结构单元中的多晶硅条连接在一起。

7.根据权利要求1至5任一项所述的图案接地屏蔽结构，其特征在于，所述多边形电感线圈为正八边形的电感线圈。

8.根据权利要求1所述的图案接地屏蔽结构，其特征在于，所述多个多晶硅条中各多晶硅条的大小相同。

9.一种电感器，其特征在于，包括：

电感线圈；以及

权利要求1至8任一项所述的图案接地屏蔽结构，所述图案接地屏蔽结构设置在所述电感线圈下方。

说明书

图案接地屏蔽结构和电感器

技术领域

[0001] 本发明涉及电感器领域，具体而言，涉及一种图案接地屏蔽结构和电感器。

背景技术

[0002] 随着射频集成电路的快速发展，对集成电路的高性能、低功耗、集成度的要求越来越高。为了保证集成电路工艺的稳定性和均匀性，集成电路的设计和优化显得尤为重要。在整个集成电路中，电感器是一个应用十分广泛的元件。

[0003] 在电感器制作工艺中，在电感线圈下方通常都有源层(AA)、多晶硅(Poly)、金属(Metal)等形成的屏蔽结构(该屏蔽结构如图1所示)，传统的屏蔽结构使得电感器在工作过程中产生较大的涡流。涡流越大电感器的损耗则越大，电感器的电感随之减小，同时，电感器的品质因素(Q)也越小。

[0004] 针对现有技术中屏蔽结构导致电感器产生的涡流较大的问题，目前尚未提出有效的解决方案。

发明内容

[0005] 本发明的主要目的在于提供一种图案接地屏蔽结构和电感器，以解决现有技术中屏蔽结构导致电感器产生的涡流较大的问题。

[0006] 为了实现上述目的，根据本发明的一个方面，提供了一种图案接地屏蔽结构。根据本发明，该图案接地屏蔽结构设置在电感器上，电感器包括多边形电感线圈，其中，图案接地屏蔽结构包括与多边形电感线圈的每条边对应设置的结构单元，结构单元包括多个多晶硅条，多个多晶硅条形成塔型结构，塔型结构以多边形电感线圈的中心为塔顶。

[0007] 进一步地，多个多晶硅条形成多排多晶硅队列，多排多晶硅队列中每一排多晶硅队列所包含的多晶硅条的个数各不相同。

[0008] 进一步地，多排多晶硅队列以平行于多边形电感线圈的边的方向依次排列，且离多边形电感线圈的中心越远的多晶硅队列所包含的多晶硅条的个数越多，以形成塔型结构。

[0009] 进一步地，多个多晶硅条包括主多晶硅条，其中，不同结构单元的主多晶硅条在多边形电感线圈的中心位置相连接。

[0010] 进一步地，中心位置通过金属材料接地。

[0011] 进一步地，主多晶硅条位于塔型结构的中间位置，并贯穿多排多晶硅队列以将多排多晶硅队列连成一体。

[0012] 进一步地，图案接地屏蔽结构还包括导电材料，导电材料用于将结构单元中的多晶硅条连接在一起。

[0013] 进一步地，多边形电感线圈为正八边形的电感线圈。

[0014] 进一步地，多个多晶硅条中各多晶硅条的大小相同。

[0015] 为了实现上述目的，根据本发明的另一方面，提供了一种电感器。根据本发明的电感器包括：电感线圈；以及上述的图案接地屏蔽结构，图案接地屏蔽结构设置在电感线圈下方。

[0016] 通过本发明，图案接地屏蔽结构包括与多边形电感线圈的每条边对应设置的结构单元，结构单元包括多个多晶硅条，多个多晶硅条形成塔型结构，塔型结构以多边形电感线圈的中心为塔顶，通过在电感器中设置具有塔型结构的结构单元的PGS结构，相比于现有技术中的屏蔽结构减小了多晶硅条的长度，减小了涡流面积，解决了现有技术中屏蔽结构导致电感器产生的涡流较大的问题，达到了减小了电感器的涡流效应的效果，提高了电感器的品质因素。

附图说明

[0017] 构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

[0018] 图1是根据现有技术的图案接地屏蔽结构的俯视图；

[0019] 图2是根据本发明实施例的图案接地屏蔽结构的俯视图；

[0020] 图3是根据本发明实施例的结构单元的示意图；

[0021] 图4是根据本发明实施例的电感器与现有技术中的电感器的电感的参数对比图；以及

[0022] 图5是根据本发明实施例的电感器与现有技术中的电感器的品质因素的参数对比图。

具体实施方式

[0023] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

[0024] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

[0025] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0026] 本发明实施例提供了一种图案接地屏蔽结构，该图案接地屏蔽结构可以用在电感器上。

[0027] 图2是根据本发明实施例的图案接地屏蔽结构的俯视图。如图2所示，该图案接地屏蔽(Patterned Ground Shield，简称PGS)结构设置在电感器上，电感器包括多边形电感线圈10，其中，图案接地屏蔽结构包括与多边形电感线圈的每条边对应设置的结构单元，结构单元包括多个多晶硅条20，多个多晶硅条20形成塔型结构，塔型结构以多边形电感线圈的中心为塔顶。

[0028] 多边形电感线圈可以是正多边形的电感线圈，正多边形可以是正四边形，也可以是正六边形，还可以是正八变形。如2所示的图案接地屏蔽结构为正八边形，仅是对本发明做出的示例，并不对本发明有不当限定。

[0029] 如图2所示，多边形电感线圈的每条边均对应的有结构单元，具体地，该结构单元如图3所示，该结构单元为塔型结构，在该塔型结构中包括多个多晶硅条20，该塔型结构的结构单元设置在多边形电感线圈10的下方。

[0030] 根据本发明实施例，通过在电感器中设置具有塔型结构的结构单元的PGS结构，相比于现有技术中的屏蔽结构减小了多晶硅条的长度，减小了涡流面积，解决了现有技术中屏蔽结构导致电感器产生的涡流较大的问题，达到了减小了涡流效应的效果，提高了电感器的品质因素。

[0031] 需要说明的是本发明实施例中的PGS结构的有源区(AA)与多晶硅poly的分布模式相同，这里不做赘述。

[0032] 在本发明实施例的结构单元中，多个多晶硅条形成多排多晶硅队列，多排多晶硅队列中每一排多晶硅队列所包含的多晶硅条的个数各不相同。如图3所示，平行于电感多边形方向的多晶硅队列可以由多晶硅条60串联起来，其中，多晶硅条60用于将多晶硅队列串联起来。需要说明的是，虽然图中未示出所有的多晶硅条60，但本发明实施例中的每一多晶硅队列都由一条细的多晶硅条60串联起来。

[0033] 如图3所示，该结构单元中包括7排多晶硅队列，其中，越靠近塔顶的多晶硅队列所包含的多晶硅条的个数越少，其中，每一列的多晶硅条可以通过导电材料连接在一起，以便于将所有的多晶硅条进行接地处理。

[0034] 本发明实施例中，多排多晶硅队列以平行于多边形电感线圈的边的方向依次排列，且离多边形电感线圈的中心越远的多晶硅队列所包含的多晶硅条的个数越多，以形成塔型结构。如图2所示，各结构单元的塔型结构均以电感线圈的中心为塔型，多晶硅队列依次排列。

[0035] 本发明实施例中，如图3所示，多个多晶硅条20包括主多晶硅条21，其中，不同结构单元的主多晶硅条在多边形电感线圈的中心位置相连接。如图2所示，各结构单元的主多晶硅条在电感线圈的中心位置相连接。当然，对称的两个结构单元中的主多晶硅条可以是一体成型的多晶硅条。当多边形电感线圈为正八边形的电感线圈时，PGS结构可以包括4个主多晶硅条，在电感线圈的中心位置连接在一起，形成米字型结构。其中，每个主多晶硅条的尺寸可以是5um*10um。

[0036] 本发明实施例中，中心位置通过金属材料接地。该中心位置为多边形电感线圈的中心位置。由于各结构单元的主多晶硅条在电感线圈中心位置连接在一起，因此通过金属材料接地，可以使得整个PGS结构接地，从而进一步减小电感器的涡流。如图2所示，其中PGS结构通过金属条30接地。

[0037] 本发明实施例中，主多晶硅条位于塔型结构的中间位置，并贯穿多排多晶硅队列以将多排多晶硅队列连成一体。如图3所示，平行于电感多边形方向的多晶硅队列可以由一条细的多晶硅条60串联起来，然后再由主多晶硅条连成一个整体。

[0038] 本发明实施例中，图案接地屏蔽结构还包括导电材料，导电材料用于将结构单元中的多晶硅条连接在一起。该导电材料可以是金属，通过金属条将多晶硅条连接在一起。

[0039] 本发明实施例中，多边形电感线圈可以为正八边形的电感线圈。

[0040] 本发明实施例中，多个多晶硅条中各多晶硅条的大小可以相同。

[0041] 根据本发明实施例的另一方面，还提供了一种电感器。该电感器包括：电感线圈；以及本发明实施例中的图案接地屏蔽结构，图案接地屏蔽结构设置在电感线圈下方。该电感线圈可以是本发明实施例的多边形电感线圈。

[0042] 具体地，如图4所示，曲线41为采用本发明实施例的PGS结构的电感器在不同频率下的电感参数曲线，曲线42为采用现有技术的PGS结构的电感器在不同频率下的电感参数曲线，曲线43为未采用PGS结构的电感器在不同频率下的电感参数曲线。由图可知，在一定的频段下，采用本发明实施例的PGS结构的电感器的电感大于相同频率下现有技术的电感器的电感。

[0043] 相应地，如图5所示，曲线51为采用本发明实施例的PGS结构的电感器在不同频率下的品质因素Q值的曲线，曲线52为采用现有技术的PGS结构的电感器在不同频率下的品质因素Q值的曲线，曲线53为未采用PGS结构的电感器在不同频率下的品质因素Q值的曲线。由图可知，在一定的频段下，采用本发明实施例的PGS结构的电感器的Q值大于相同频率下现有技术的电感器的Q值，从而推断出本发明实施例的PGS结构提高了电感器的品质因素。

[0044] 需要说明的是，本发明实施例的PGS结构也可以是有源层(AA)、多晶硅(Poly)、金属(Metal)中至少一种组成的结构，不局限于由Poly组成的PGS图案结构，还包含其它层，比如AA，metal以及他们的组合。其中，有源层(AA)、多晶硅(Poly)、金属(Metal)及他们的组合形成的PGS结构与多晶硅(Poly)形成的结构相同，这里不做赘述。

[0045] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。