沟槽型功率器件制作方法和沟槽型功率器件

摘要

本发明提供了沟槽型功率器件制作方法和沟槽型功率器件，其中，沟槽型功率器件制作方法，包括：在衬底表面注入P型离子形成P型区域之后，在衬底表面淀积氧化硅层，通过光刻及刻蚀在P型区域形成接触孔；在形成有接触孔的衬底表面淀积第一氮化硅层；刻蚀第一氮化硅层，在接触孔的侧壁上形成侧墙；向P型区域注入N型掺杂元素，在接触孔底部形成N型区域；在形成有N型区域的衬底表面淀积第二氮化硅层；刻蚀第二氮化硅层，在接触孔底部形成沟槽。通过本发明的技术方案，减小了沟槽的宽度，消除了光刻工艺精度对沟槽宽度的限制，降低了功率器件制造成本，同时降低了功率器件的导通电阻，提高了功率器件的性能。

权利要求

1.一种沟槽型功率器件制作方法，其特征在于，包括：在衬底表面注入P型离子形成P型区域之后，在所述衬底表面淀积氧化硅层，通过光刻及刻蚀在所述P型区域形成接触孔；

在形成有所述接触孔的衬底表面淀积第一氮化硅层；

刻蚀所述第一氮化硅层，在所述接触孔的侧壁上形成侧墙；

向所述P型区域注入N型掺杂元素，在所述接触孔底部形成N型区域；

在形成有所述N型区域的衬底表面淀积第二氮化硅层；

刻蚀所述第二氮化硅层，在所述接触孔底部形成沟槽；

所述在所述接触孔底部形成沟槽之后，还包括：

通过对所述衬底进行热氧化处理，在所述沟槽的内表面形成第一氧化层；

在形成有所述第一氧化层的衬底表面淀积多晶硅层；

刻蚀所述多晶硅层以及所述接触孔侧壁上的氮化硅，以使所述沟槽中保留的多晶硅的顶部位于所述N型区域中，通过所述衬底进行所述热氧化处理，在所述沟槽中的多晶硅顶部形成第二氧化层；

在所述衬底表面淀积金属层，通过退火处理在所述接触孔的侧壁以及所述接触孔底部除所述第二氧化层部分外的区域形成金属硅化物；

对所述衬底进行金属加厚、钝化、刻蚀。

2.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，通过等离子体干法刻蚀工艺刻蚀所述第一氮化硅层和所述第二氮化硅层，所述等离子体干法刻蚀工艺为竖直向下的各向异性刻蚀。

3.根据权利要求2所述的沟槽型功率器件制作方法，其特征在于，所述第一氮化硅层的厚度为0.5μm至3μm，所述第二氮化硅层的厚度为0.1μm至1μm。

4.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，在所述通过光刻及刻蚀在所述P型区域形成接触孔时，所述接触孔的深度大于所述氧化硅层的纵向深度，且所述接触孔的底部位于所述P型区域中。

5.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，所述沟槽的底部位于所述衬底中。

6.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，所述P型离子是单一离子或复合离子，其中，所述离子包括以下至少之一或其组合：氢、氦、硼、铝。

7.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，所述氧化硅层的厚度为1μm至10μm。

8.根据权利要求1所述的沟槽型功率器件制作方法，其特征在于，所述多晶硅层的厚度为1μm至10μm，所述退火处理的温度为700℃至1200℃，所述退火处理的时间为10分钟至400分钟。

9.一种沟槽型功率器件，其特征在于，所述沟槽型功率器件采用如权利要求1至8中任一项所述的沟槽型功率器件制作方法制作而成。

说明书

沟槽型功率器件制作方法和沟槽型功率器件

技术领域

[0001] 本发明涉及半导体器件及其工艺制造领域，具体而言，涉及一种沟槽型功率器件制作方法和一种沟槽型功率器件。

背景技术

[0002] 沟槽型垂直双扩散场效应晶体管的漏极和源极分别在功率器件的两侧，电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。

[0003] 目前，沟槽型垂直双扩散场效应晶体管的发展趋势是：降低开关速度和开关损耗、减小芯片面积、降低导通电阻、提高功率器件耐压。其中，降低功率器件总导通电阻可以减小静态功率损耗，功率器件总导通电阻主要由三部分构成：沟道电阻、漂移区电阻以及衬底电阻。这三部分电阻值的大小均是由功率器件的结构和制造工艺决定。

[0004] 对于低压功率器件，在功率器件总导通电阻中漂移区电阻和衬底电阻相对所占比例较小，所以在导通电阻组成部分中沟道电阻起主要决定作用，因此降低沟道电阻能够显著减小功率器件的导通电阻，而减小功率器件的元胞尺寸能够使单位器件面积内沟道的数量增大，增加了沟道的宽长比，使电流通路增大，从而减小沟道电阻。而减小功率器件的元胞尺寸的主要方法是减小沟槽的宽度。在常用的沟槽制作方法中，沟槽宽度由光刻工艺的最小线条宽度决定，为了减小沟槽宽度，需要使用更先进的光刻设备，功率器件制造成本会大幅上升。

[0005] 由于相邻的元胞尺寸缩小，也即可以在相同面积下集成更多的功率器件，从而使得所并联的电阻越多，等效的总导通电阻也将越小，相邻的元胞尺寸缩小，既可以起到降低总导通电阻的作用，也可以减小芯片面积，降低功率器件制造成本。但是元胞尺寸的缩小，受到光刻工艺精度的限制，使用传统的工艺来制造高密度原胞的沟槽型功率器件变得越来越难以实现。

[0006] 因此如何使用传统的工艺减小功率器件的沟槽宽度成为目前亟待解决的技术问题。

发明内容

[0007] 本发明正是基于上述技术问题至少之一，提出了一种沟槽型功率器件制作方法，通过制备双侧墙，减小了沟槽的宽度，无需采用高成本的光刻工艺就能减小沟槽宽度，消除了光刻工艺精度对沟槽宽度的限制，降低了功率器件制造成本，同时降低了功率器件的导通电阻，提高了功率器件的性能。

[0008] 有鉴于此，根据本发明的一个方面，提供了一种沟槽型功率器件制作方法，包括：在衬底表面注入P型离子形成P型区域之后，在所述衬底表面淀积氧化硅层，通过光刻及刻蚀在所述P型区域形成接触孔；在形成有所述接触孔的衬底表面淀积第一氮化硅层；刻蚀所述第一氮化硅层，在所述接触孔的侧壁上形成侧墙；向所述P型区域注入N型掺杂元素，在所述接触孔底部形成N型区域；在形成有所述N型区域的衬底表面淀积第二氮化硅层；刻蚀所述第二氮化硅层，在所述接触孔底部形成沟槽。

[0009] 通过在衬底表面淀积第一氮化硅层，刻蚀该第一氮化硅层在接触孔的侧壁上形成侧墙之后，在衬底表面淀积第二氮化硅层，刻蚀该第二氮化硅层，在接触孔内形成双侧墙，由于接触孔内形成双侧墙，降低了接触孔内沟槽的宽度，无需使用高成本的光刻工艺就能减小沟槽宽度，降低了功率器件的生产成本，消除了光刻工艺精度对沟槽宽度的限制，与现有技术相比，减少了一次光刻步骤，降低了功率器件制作工艺的复杂性，同时由于双侧墙降低了沟槽的宽度，使得沟槽密度得到大幅提高，单位器件面积内的沟道的数量增大，增加了沟道的宽长比，使电流通路增大，从而减小沟道电阻，提高了功率器件的性能和可靠性。

[0010] 根据本发明的另一方面，提出了一种沟槽型功率器件，所述沟槽型功率器件采用上述任一技术方案所述的沟槽型功率器件制作方法制作而成。

附图说明

[0011] 图1示出了根据本发明的实施例的沟槽型功率器件制作方法的示意流程图；

[0012] 图2示出了根据本发明的实施例的在衬底表面注入P型离子形成P型区域的功率器件剖面结构示意图；

[0013] 图3示出了根据本发明的实施例的在衬底表面淀积氧化硅层之后的功率器件剖面结构示意图；

[0014] 图4示出了根据本发明的实施例的在衬底表面形成光刻胶掩模之后的功率器件剖面结构示意图；

[0015] 图5示出了根据本发明的实施例的在氧化硅层上形成接触孔之后的功率器件剖面结构示意图；

[0016] 图6示出了根据本发明的实施例的在P型区域上形成接触孔之后的功率器件剖面结构示意图；

[0017] 图7示出了根据本发明的实施例的在衬底表面淀积第一氮化硅层之后的功率器件剖面结构示意图；

[0018] 图8示出了根据本发明的实施例的在P型区域注入N型掺杂元素之后的功率器件剖面结构示意图；

[0019] 图9示出了根据本发明的实施例的在衬底表面淀积第二氮化硅层之后的功率器件剖面结构示意图；

[0020] 图10示出了根据本发明的实施例的刻蚀第二氮化硅层形成沟槽之后的功率器件剖面结构示意图；

[0021] 图11示出了根据本发明的实施例的在衬底表面淀积多晶硅层之后的功率器件剖面结构示意图；

[0022] 图12示出了根据本发明的实施例的刻蚀多晶硅在沟槽内多晶硅顶部形成氧化硅层之后的功率器件剖面结构示意图；

[0023] 图13示出了根据本发明的实施例的在接触孔内形成金属硅化物之后的功率器件剖面结构示意图。

具体实施方式

[0024] 为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

[0025] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。

[0026] 图1示出了根据本发明的实施例的沟槽型功率器件制作方法的示意流程图。

[0027] 如图1所示，根据本发明的实施例的沟槽型功率器件制作方法，包括：步骤102，在衬底表面注入P型离子形成P型区域之后，在所述衬底表面淀积氧化硅层，通过光刻及刻蚀在所述P型区域形成接触孔；步骤104，在形成有所述接触孔的衬底表面淀积第一氮化硅层；步骤106，刻蚀所述第一氮化硅层，在所述接触孔的侧壁上形成侧墙；步骤108，向所述P型区域注入N型掺杂元素，在所述接触孔底部形成N型区域；步骤110，在形成有所述N型区域的衬底表面淀积第二氮化硅层；步骤112，刻蚀所述第二氮化硅层，在所述接触孔底部形成沟槽。

[0028] 通过在衬底表面淀积第一氮化硅层，刻蚀该第一氮化硅层在接触孔的侧壁上形成侧墙之后，在衬底表面淀积第二氮化硅层，刻蚀该第二氮化硅层，在接触孔内形成双侧墙，由于接触孔内形成双侧墙，降低了接触孔内沟槽的宽度，无需使用高成本的光刻工艺就能减小沟槽宽度，降低了功率器件的生产成本，消除了光刻工艺精度对沟槽宽度的限制，与现有技术相比，减少了一次光刻步骤，降低了功率器件制作工艺的复杂性，同时由于双侧墙降低了沟槽的宽度，使得沟槽密度得到大幅提高，单位器件面积内的沟道的数量增大，增加了沟道的宽长比，使电流通路增大，从而减小沟道电阻，提高了功率器件的性能和可靠性。

[0029] 在上述技术方案中，优选地，通过等离子体干法刻蚀工艺刻蚀所述第一氮化硅层和所述第二氮化硅层，所述等离子体干法刻蚀工艺为竖直向下的各向异性刻蚀。

[0030] 在该技术方案中，通过干法刻蚀第一氮化硅层和第二氮化硅层，使得刻蚀过程中的各向异性好，可控性、灵活性、重复性较好，能够较好的控制刻蚀的精度，提高功率器件的性能。

[0031] 在上述技术方案中，优选地，所述第一氮化硅层的厚度为0.5μm至3μm，所述第二氮化硅层的厚度为0.1μm至1μm。

[0032] 在上述技术方案中，优选地，在所述通过光刻及刻蚀在所述P型区域形成接触孔时，所述接触孔的深度大于所述氧化硅层的纵向深度，且所述接触孔的底部位于所述P型区域中。

[0033] 在上述技术方案中，优选地，所述沟槽的底部位于所述衬底中。

[0034] 在上述技术方案中，优选地，所述P型离子是单一离子或复合离子，其中，所述离子包括以下至少之一或其组合：氢、氦、硼、砷、铝。

[0035] 在上述技术方案中，优选地，所述氧化硅层的厚度为1μm至10μm。

[0036] 在上述技术方案中，优选地，所述在所述接触孔底部形成沟槽之后，还包括：通过对所述衬底进行热氧化处理，在所述沟槽的内表面形成第一氧化层；在形成有所述第一氧化层的衬底表面淀积多晶硅层；刻蚀所述多晶硅层以及所述接触孔侧壁上的氮化硅，以使所述沟槽中保留的多晶硅的顶部位于所述N型区域中，通过所述衬底进行所述热氧化处理，在所述沟槽中的多晶硅顶部形成第二氧化层；在所述衬底表面淀积金属层，通过退火处理在所述接触孔的侧壁以及所述接触孔底部除所述第二氧化层部分外的区域形成金属硅化物；对所述衬底进行金属加厚、钝化、刻蚀。

[0037] 在该技术方案中，通过在接触孔的额侧壁以及接触孔底部除第二氧化层部分外的区域形成金属硅化物，形成源极金属接触，之后按照常规工艺进行金属加厚，钝化，刻蚀等工艺最终即可制作成沟槽宽度较小的功率器件，沟槽宽度减小，增加了沟道的宽长比，使电流通路增大，从而减小沟道电阻，提高了功率器件的性能和可靠性。

[0038] 在上述技术方案中，优选地，所述多晶硅层的厚度为1μm至10μm，所述退火处理的温度为700℃至1200℃，所述退火处理的时间为10分钟至400分钟。

[0039] 接下来参考图2至图13进一步详细说明根据本发明的一实施例。

[0040] 根据本发明的实施例的沟槽型功率器件制作方法，其中，衬底以硅片为例进行说明，可以包括：

[0041] 如图2所示，在硅片202的表面进行P型离子注入，在硅片202的表面形成P型注入区域204，其中，P型离子可以是氢和/或氦和/或硼等离子，P型离子可以采用单一离子也可以采用复合离子，当然，本领域技术人员应当理解的是，此处P型离子可以选择的还有很多，此处并不用于具体限定，例如：砷、铝等。

[0042] 如图3所示，在硅片202表面进行高温退火工艺，在硅片202表面形成氧化硅层302，其中，氧化硅层厚度为1μm至10μm。

[0043] 如图4所示，在氧化硅层302上淀积光阻层402，并通过光刻、刻蚀的方式在所述氧化硅层302上形成光刻胶窗口404。

[0044] 如图5所示，竖直向下各向异性干法刻蚀氧化硅层302，形成氧化硅层接触孔(图中未示出)，氧化硅层接触孔的底部与P型区域接触，也即接触孔的纵向深度等于氧化硅层的纵向深度。

[0045] 如图6所示，通过氧化硅层接触孔干法刻蚀P型区域，形成接触孔602，其中，接触孔602的底部位于P型体区中。

[0046] 如图7所示，在硅片202的表面淀积第一氮化硅层702，其中，第一氮化硅层的厚度为0.5μm至3μm。采用淀积的方式使得氧化硅层302的表面以及接触孔602的侧壁形成的第一氮化硅层厚度相同。

[0047] 如图8所示，对硅片202进行竖直向下各向异性干法刻蚀，刻蚀掉氧化硅层302表面以及接触孔602底部的第一氮化硅层，在接触孔602的侧壁形成第一氮化硅层侧墙(图中702为第一氮化硅层)，通过接触孔602向P型区域注入N型掺杂元素，在接触孔602的底部形成N型区域802。

[0048] 如图9所示，在硅片202的表面淀积第二氮化硅层902，其中，第二氮化硅层的厚度为0.1μm至1μm。

[0049] 如图10所示，对硅片进行竖直向下各向异性干法刻蚀，在接触孔602的底部形成沟槽10A，通过两次淀积氮化硅层(第一氮化硅层和第二氮化硅层)减小了沟槽10A的宽度，由于双侧墙降低了沟槽10A的宽度，使得沟槽10A密度得到大幅提高，单位器件面积内的沟道的数量增大，增加了沟道的宽长比，使电流通路增大，从而减小沟道电阻，提高了功率器件的性能和可靠性，其中，沟槽10A的底部位于硅片202中，对硅片202进行热氧化处理，在沟槽10A中形成氧化层10B(相当于第一氧化层)。

[0050] 如图11所示，在硅片202的表面生长多晶硅层11A。

[0051] 如图12所示，干法刻蚀硅片202表面的多晶硅层11A，刻蚀掉氧化硅层302表面的多晶硅以及接触孔602内的氮化硅和多晶硅，使得沟槽10A内的多晶硅的顶部位于N型区域802内，对硅片202进行热氧化处理，在沟槽10A内的多晶硅的顶部形成氧化层10B(相当于第二氧化层)。

[0052] 如图13所示，在硅片202的表面淀积金属层(图中未示出)，对硅片202进行热退火处理，在金属层与硅直接接触的区域形成金属硅化物13A，也即在接触孔602的侧壁以及接触孔602底部除沟槽10A之外的区域形成金属硅化物13A，氧化硅层302的表面以及沟槽10A顶部有氧化硅的保护，金属不会和硅发生反应，然后湿法刻蚀掉金属层，金属硅化物13A无法刻蚀掉，形成源极金属接触，后续按照常规工艺进行金属加厚，钝化、刻蚀等工艺最终制作成沟槽型功率器件。

[0053] 根据本发明的实施例的沟槽型功率器件，采用如上述任一技术方案中所述的沟槽型功率器件制作方法制作而成。

[0054] 根据本发明的沟槽型功率器件，通过制备双侧墙，减小了沟槽的宽度，无需采用高成本的光刻工艺就能减小沟槽宽度，消除了光刻工艺精度对沟槽宽度的限制，降低了功率器件制造成本，同时降低了功率器件的导通电阻，提高了功率器件的性能。

[0055] 以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。