一种成像探测器的制造方法

摘要

本发明公开了一种成像探测器的制造方法，在所述基底上形成牺牲层；刻蚀所述牺牲层，形成暴露所述第一互连孔的通孔；利用锗硅填充所述通孔形成第二互连孔；在所述牺牲层和第二互连孔上形成金属层；在金属层上形成第二介质层；刻蚀去掉部分区域的第二介质层和金属层，使得相邻的四个第二互连孔分别通过4根金属线连接到所述反射层上方的位置，并且4根金属线断开，其中连接对角的两个第二互连孔的金属线延伸到反射层上方的位置暴露，连接另外对角的两个第二互连孔的金属线被第二介质层覆盖；利用氢气和/或氮气对金属层表面进行处理；在反射层所对应的第二介质层上形成热敏电阻。

权利要求

1.一种成像探测器的制造方法，包括步骤：

提供基底，其包括半导体衬底和第一介质层，在半导体衬底中内嵌有CMOS电路，在介质层内嵌有呈阵列排布的第一互连孔,所述基底表面具有位于四个相邻的接触孔之间的反射层；

其特征在于，还包括步骤：

在所述基底上形成牺牲层；

刻蚀所述牺牲层，形成暴露所述第一互连孔的通孔；

利用锗硅填充所述通孔形成第二互连孔；

在所述牺牲层和第二互连孔上形成金属层；

在金属层上形成第二介质层；

刻蚀去掉部分区域的第二介质层和金属层，使得相邻的四个第二互连孔分别通过4根金属线连接到所述反射层上方的位置，并且4根金属线断开，其中连接对角的两个第二互连孔的金属线延伸到反射层上方的位置暴露，连接另外对角的两个第二互连孔的金属线被第二介质层覆盖；

利用氢气和/或氮气对金属层表面进行处理；

在反射层所对应的第二介质层上形成热敏电阻，所述热敏电阻覆盖延伸到反射层上方的暴露的金属线，所述热敏电阻的材料为非晶硅；

去除牺牲层。

2.如权利要求1所述的成像探测器的制造方法，其特征在于，所述非晶硅层的制造工艺为：反应气体为：SiH4和H2，温度范围为400℃-430℃，气压范围为150mtorr-300mtorr；所述对金属层表面进行处理步骤是利用非晶硅的制造工艺中通入H2作为反应气体，进行加热的步骤。

3.如权利要求1所述的成像探测器的制造方法，其特征在于，形成牺牲层步骤之前还包括在所述基底上形成覆盖所述反射层的粘附层，粘附层材料为锗硅和/或多晶锗，厚度400-500埃。

4.如权利要求1所述的成像探测器的制造方法，其特征在于，所述牺牲层的材料为非晶碳和/或聚酰亚胺，厚度为1.8-2.2um。

5.如权利要求1所述的成像探测器的制造方法，其特征在于，在刻蚀牺牲层之前还包括在牺牲层上形成刻蚀停止层，刻蚀停止层的材料为：锗硅和/或含氧氮化硅；

在形成第二互连孔之后去除所述刻蚀停止层。

6.如权利要求1所述的成像探测器的制造方法，其特征在于，所述第一介质层和第二介质层的材料为氮化硅，厚度100-150埃。

7.如权利要求1所述的成像探测器的制造方法，其特征在于，金属层为Ti或TiN层厚度为：100埃，并且在在形成金属层之前包括在牺牲层上形成粘附层。

8.如权利要求1所述的成像探测器的制造方法，其特征在于，所述对金属层表面处理的温度为200-265℃，时间为450-540S。

9.如权利要求1所述的成像探测器的制造方法，其特征在于，所述第一互连孔表面具有电极，所述电极和反射层材料相同，且在同一工艺中形成。

说明书

一种成像探测器的制造方法

技术领域

[0001] 本发明涉及半导体制造领域，特别涉及一种成像探测器的制造方法。

背景技术

[0002] 微机电系统(Microelectro Mechanical Systems，简称MEMS)是在微电子技术基础上发展起来的多学科交叉的前沿研究领域，是一种采用半导体工艺制造微型机电器件的技术。与传统机电器件相比，MEMS器件在耐高温、小体积、低功耗方面具有十分明显的优势。经过几十年的发展，已成为世界瞩目的重大科技领域之一，它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。

[0003] 成像探测器是一种将光信号转换为电信号的换能器。现有的成像探测器的结构如图1所示：包括：基底10，其包括半导体衬底11和第一介质层12，在第一介质层12内嵌有呈阵列排布的第一互连孔13，所述基底10表面具有位于四个相邻的第一互连孔13之间的反射层14；所述基底10上具有第二介质层15、热敏电阻20和第二互连孔30，所述基底10和第二介质层14、热敏电阻20和第二互连孔30围成一个空腔35。热敏电阻20为导电材料，且位于反射层
14上方，反射层14可以将入射的光信号反射到热敏电阻20上，使光信号的损失率降到最低。
第二互连孔30与第一互连孔13一一贯通相连。在第二互连孔30和热敏电阻20之间形成导电互连的金属互连线50。但是基于CMOS上的MEMS制造过程中，需要在大块的牺牲层上面进行通孔的填充，其要求填充的薄膜一方面需要具有良好的导电性和通孔填充能力，另一方面需要填充的薄膜有相对较小的应力，而且后续对填充薄膜的刻蚀不能有灰化步骤，以防止牺牲层损失，所以选择金属填充互连孔就会无法解决上述问题。

发明内容

[0004] 本发明解决的技术问题提供一种成像探测器的制造方法，大大提高成像探测器的可靠性和精确性。

[0005] 为了解决上述技术问题，本发明提供了一种成像探测器的制造方法，包括步骤：

[0006] 提供基底，其包括半导体衬底和第一介质层，在半导体衬底中内嵌有CMOS电路，在介质层内嵌有呈阵列排布的第一互连孔,所述基底表面具有位于四个相邻的接触孔之间的反射层；

[0007] 其特征在于，还包括步骤：

[0008] 在所述基底上形成牺牲层；

[0009] 刻蚀所述牺牲层，形成暴露所述第一互连孔的通孔；

[0010] 利用导电材料填充所述通孔形成第二互连孔；

[0011] 在所述牺牲层和第二互连孔上形成金属层；

[0012] 在金属层上形成第二介质层；

[0013] 刻蚀去掉部分区域的第二介质层和金属层，使得相邻的四个第二互连孔分别通过4根金属线连接到所述反射层上方的位置，并且4根金属线断开，其中连接对角的两个第二互连孔的金属线延伸到反射层上方的位置暴露，连接另外对角的两个第二互连孔的金属线被第二介质层覆盖；

[0014] 利用氢气和/或氮气对金属层表面进行处理；

[0015] 在反射层所对应的第二介质层上形成热敏电阻，所述热敏电阻覆盖延伸到反射层上方的暴露的金属线，所述热敏电阻的材料为非晶硅；

[0016] 去除牺牲层。

[0017] 与现有技术相比，本发明主要具有以下优点：

[0018] 本发明的成像探测器的制造方法相比于现有技术：利用锗硅填充互连孔，由于锗硅和半导体材质的侧壁的粘附性好，因此在通孔侧壁沉积的均匀性好，并且应力小，进一步的还利用非晶硅制作热敏电阻，提高了热敏电阻的精确性，进一步的还利用对金属互连线表面处理的技术，使得金属互连线和作为热敏电阻的非晶硅层之间的接触表面的电学性能更好，提高了器件的性能。

附图说明

[0019] 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

[0020] 图1是现有的一种成像探测器的结构示意图；

[0021] 图2是图1所示的成像探测器的俯视图；

[0022] 图3-图11是本发明一实施例的成像探测器的制造方法示意图。

具体实施方式

[0023] 参考图2，在传统的成像探测器的制造方法中，以一个探测单元为例，包括排列在矩形的四个角上的四个互连孔v1、v2、v3、v4，以及位于四个互连孔中间的热敏电阻20，其中对角的两个互连孔v1、v3通过金属互连线50和热敏电阻20相连，另外两个对角的互连孔v2、v4通过介质层和热敏电阻相连起到支撑平衡的作用。在探测器工作的时候热敏电阻可以将光信号转换为电信号，从而通过一个进口和一个出口的金属互连线将光信号进行输出。在本案基于CMOS上的MEMS制造过程中，需要在大块的牺牲层上面进行通孔的填充，其要求填充的薄膜一方面需要具有良好的导电性和通孔填充能力，另一方面需要填充的薄膜有相对较小的应力，而且后续对填充薄膜的刻蚀不能有灰化步骤，以防止牺牲层损失，所以选择锗硅填充互连孔，但是由于锗硅需要通过金属层互连到热敏电阻，从而如果热敏电阻和金属层之间的接触特性不好就会使得器件的电阻过大，从而使得成像探测器的精确度低，因此发明人进一步的想到了对整体进行优化以降低接触电阻：在形成非晶硅层的时候，通过利用氢气和或氢气和/或氮气对金属层表面进行处理之后，紧接着淀积非晶硅薄膜。这样对所述金属层的处理和非晶硅的形成整合在同一制程中，并使其和热敏电阻表面的接触特性变好，降低器件的电阻，增加成像探测器的精确度。

[0024] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。为了便于理解本发明以一具体的成像探测器为例进行详细的说明，但本发明并不一定局限于实施例中的结构，任何本领域技术人员可以根据现有技术进行替换的部分，都属于本发明公开和要求保护的范围。

[0025] 如图3所示，本发明的成像探测器的制造方法包括下面步骤：

[0026] S10：提供基底，其包括半导体衬底和第一介质层，在半导体衬底中内嵌有CMOS电路，在介质层内嵌有呈阵列排布的第一互连孔,所述基底表面具有位于相邻的四个第一互连孔之间的反射层；

[0027] S20：在所述基底上形成牺牲层；

[0028] S30：刻蚀所述牺牲层，形成暴露所述第一互连孔的通孔；

[0029] S40：利用锗硅填充所述通孔形成第二互连孔；

[0030] S50：在所述牺牲层和第二互连孔上形成金属层；

[0031] S60：在金属层上形成第二介质层；

[0032] S70:刻蚀去掉部分区域的第二介质层和金属层；

[0033] S80:利用氢气和或氮气对金属层表面进行处理；

[0034] S90：在反射层所对应的第二介质层上形成热敏电阻；

[0035] S100：去除牺牲层。

[0036] 在本发明的一具体实施例中，参考图4，结合步骤S10，首先提供基底110，其可以包括半导体衬底102，其可以为单晶的硅基底、锗硅基底，锗基底，并且在半导体衬底上外延生长有多晶硅、锗或者锗硅材料，也可以外延生长有氧化硅等材料，半导体衬底内形成有CMOS电路。在半导体衬底102上具有第一介质层104，第一介质层的材料为氮化硅或者氧化硅，厚度可以为100-200埃。在第一介质层104内嵌有互连电路，互连电路包括呈阵列排布的第一互连孔116。相邻的四个第一互连孔，分布在矩形的四个角上，在相邻的四个第一互连孔之间具有反射层118。

[0037] 在本实施例中，优选的在所述第一互连孔116表面具有电极120，所述电极120和反射层118材料相同，且在同一工艺中形成。

[0038] 接着，参考图5，结合步骤S20，在所述基底110上形成牺牲层610。牺牲层610的材料可以为非晶碳，但不限于非晶碳,也可以为本领域人员熟知的其它材料，例如二氧化硅、非晶硅、非晶锗、光阻材料、PI(聚酰亚胺薄膜PolyimideFilm)等。在本实施例中利用非晶碳的优点在于淀积速度快，而且可以精确控制牺牲层的厚度；与PI或者其他光阻材料相比其形成的牺牲层较薄，稳定性好，采用PI等材料有机无法做的很薄，工艺相对复杂。在本实施例中，形成牺牲层610的方法为：低压等离子体化学气相沉积(LPCVD)工艺沉积非晶碳，其厚度可以做的很薄，例如在本实施例中，厚度为1.8-2.6um，例如2.0um。所述LPCVD的参数为：温度范围为250℃-500℃，气压范围为1mtorr-20mtorr，RF功率范围为800W-2000W，反应气体包括：C3H6和HE，反应气体流量为1000sccm-5000sccm，其中C3H6：HE的体积比例范围为2：1-10：1。除此之外，也可以采用增强等离子体化学气相沉积(PECVD)，但是优选的采用LPCVD可以和后面的制程兼容，简化工艺。

[0039] 在本实施例中优选的，在牺牲层610和反射层118中间需要添加一层粘附层，即第一粘附层620，第一粘附层620材料为锗硅和/或多晶锗，在本实施例中优选的为锗硅，优点是工艺兼容性好，锗硅粘附非晶碳材质的牺牲层的效果更好，厚度可以为300-700埃，例如400埃、600埃。第一粘附层620可以防止反射层118上形成牺牲层的过程中出现滑动或者均匀性不好的问题。

[0040] 接着，结合图6，执行步骤S30，刻蚀牺牲层610。在本实施例中优选的，在刻蚀牺牲层之前还包括在牺牲层上形成一层刻蚀停止层710，材料为锗硅和/或多晶锗/或氮化硅/氧化硅层，在本实施例中优选的为锗硅和含氮氧化硅层的叠层结构，优点是工艺兼容性好，粘附非晶碳材质的牺牲层的效果更好，其中锗硅层厚度可以为300-700埃，例如400埃、600埃，含氧氮化硅层的厚度可以为800-1100埃，例如900埃。由于非晶碳上形成其它膜层的时候容易出现粘附性不好而滑动的现象，因此所述的锗硅层和氮化硅层可以起到粘附的作用，而且在后续的刻蚀过程中充当了牺牲层刻蚀的停止层。

[0041] 然后在牺牲层中刻蚀形成暴露所述第一互连孔116的通孔720，具体的刻蚀方法可以利用掩膜之后刻蚀第二粘附层形成开口，再刻蚀牺牲层的方法，刻蚀牺牲层可以利用灰化的方法，具体不再赘述。

[0042] 接着，结合图7，执行步骤S40，利用锗硅填充所述通孔，形成第二互连孔810，第二互连孔810和第一互连孔116导电互连。在本实施例中，工艺参数为：等离子体增强化学气相沉积(PECVD)或者低压化学气相沉积(LPCVD)工艺，在本实施例中采用LPCVD，其参数为：温度范围为400℃-430℃，气压范围为150mtorr-200mtorr。形成的锗硅层的材料为Si1-xGex，X的值在0.5到0.8之间，也可以采用增强等离子体化学气相沉积(PECVD)，相比于利用金属材质填充，利用锗硅填充锗硅材料可以在通孔侧壁上均匀生长，台阶覆盖性好，用相对较薄的材料就可以把通孔填满，并且一方面需要具有良好的导电性和通孔填充能力，另一方面需要填充的薄膜有相对较小的应力，而且后续对填充薄膜的刻蚀不能有灰化步骤，以防止牺牲层损失，所以选择锗硅填充互连孔。从而形成的第二互连孔810的均匀性更好。

[0043] 然后再去除第二粘附层710上的导电材料，接着去除第二粘附层，具体可以使用干法刻蚀，或者化学机械研磨的方法。

[0044] 接着，结合图8，执行步骤S50，在所述牺牲层610和第二互连孔810上形成金属层910，该金属层的材质可以为铝，铜、钛或者其氧化物，以及其他导电金属材料或者金属化合物，在本实施例中采用钛材料，因为钛导热率较小，能透红外光，便于更精确的探测入射光。
在本实施例中可以采用形成80至100埃的钛层，具体的可以利用化学气相沉积(CVD)工艺，工艺参数为：温度：180-200℃，压力1-2mtorr，N2流量30-35sccm，Ar流量10-18sccm，偏置功率300-400W。

[0045] 为了保证形成的金属层可以在牺牲层上生长的更均匀，粘附性更好，优选的在牺牲层上先生长一层第二粘附层905，其优选氮化硅，起到一定支撑作用；在第二粘附层905暴露互连孔。接着，执行步骤S60，在金属层910上形成第二介质层920，在本实施例中第二介质层920的材料为氮化硅，厚度可以为100埃-150埃。用于隔离金属层和其他导电层，具体的工艺为本领域技术人员所熟知，不再赘述。

[0046] 接着，结合图9，执行步骤S70，利用HBr气体干法刻蚀去掉部分区域的第二介质层920和金属层910，以一个探测单元为例，包括排列在矩形的四个角上的四个互连孔，以及位于四个互连孔中间的热敏电阻510，其中对角的两个互连孔需要通过金属互连线520和热敏电阻210相连，另外两个对角的互连孔通过介质层和热敏电阻相连起到支撑平衡的作用。因此在该步骤中需要刻蚀第二介质层920和金属层910。

[0047] 其中一个方案：保留四个互连孔上的第二介质层920和金属互连线520，以及对应反射层118位置的矩形区域的第二介质层920和金属层910，以及保留从四个互连孔连接所述矩形区域的四条金属互连线520及其上的第二介质层920，但是其中连接对角的两个互连孔v11、v13和所述矩形区域的两条金属互连线520延伸到反射层118上方的位置刻蚀去除第二介质层920，暴露金属互连线520，位于连接另外两个对角的互连孔v12、v14的两条金属互连线520在和所述矩形区域的连接位置刻蚀去除第二介质层920和金属层910，即刻蚀使的互连孔和矩形区域断开。

[0048] 在另一个方案中：保留四个互连孔上的第二介质层920和金属层910，以及对应反射层118位置的矩形区域的第二介质层920和金属层910，以及保留从四个互连孔连接所述矩形区域的四条金属互连线520及其上的第二介质层920，但是其中连接对角的两个互连孔v11、v13和所述矩形区域的两条金属互连线520延伸到反射层118上方的位置刻蚀去除第二介质层920，暴露金属互连线520，。

[0049] 在另一个方案中：保留四个互连孔上的第二介质层920和金属层910，以及保留从四个互连孔连接所述矩形区域的四条金属互连线520及其上的第二介质层920，但是所述矩形区域的第二介质层920和金属层910刻蚀去除，其中连接对角的两个互连孔v11、v13和所述矩形区域的两条金属互连线520延伸到反射层118上方的位置刻蚀去除第二介质层920，暴露金属互连线520。

[0050] 在上述实施例中，为了保证后续形成的热敏电阻可以和反射层的区域对应，在该步骤中所述矩形区域的面积小于所述反射层的面积，换言之对应反射层118位置的矩形区域并不是完全对应，而是对应反射层的中央区域。这样在后续形成覆盖所述矩形区域的热敏电阻的时候，就可以和反射层的区域对应，保证反射层的反射光可以反射到热敏电阻上。

[0051] 接着，执行步骤S80:利用氢气和或氢气和/或氮气对金属层表面进行处理。H2对金属层的处理步骤与后面非晶硅的淀积在同一机台，用一个程序完成，制程温度200-265℃；H2的流量为3000-3750sccm，流量的可控范围较宽，具体可以根据MFC的量程来做设定；利用H2对Ti、TiN表面进行处理的时间为450-540S。也可以使用氢气和氮气来完成上述处理，在处理过程中需要调整好氢气和氮气的比例，其比例可以调整在1:10与1:20之间，或者选用其他比例。

[0052] 本发明通过利用氢气或者氮气对金属层表面进行表面处理，优化了金属层和非晶硅层之间的欧姆特性，从而使得利用锗硅填充接触孔的方案得以实施。并控制热处理的温度和时间，选择了不易对Ti和其下方的牺牲层造成损害的气体，保证了CMOS器件和MEMS器件的性能。

[0053] 当然该步骤也可以位于形成金属层之后，刻蚀金属层之前。

[0054] 接着，结合图10，执行步骤S90:在反射层118所对应的矩形区域上形成热敏电阻510。在本实施例中以上述步骤中的第一个实施方式为例。在该实施方式中，所述矩形区域保留有金属互连层和第二介质层的叠层结构，因此热敏电阻510覆盖所述叠层，并覆盖延伸到反射层上方的暴露的金属层，从而实现热敏电阻和金属层的互连。在本实施例中，优选的热敏电阻930为非晶硅层，其形成方法可以为LPCVD或者PECVD，由于采用LPCVD可以和后面的制程兼容，简化工艺，因此在本实施例中优选的采用：LPCVD，参数为：反应气体为：SiH4和H2，温范围为400℃-430℃，气压范围为150mtorr-300mtorr，形成的非晶硅层的厚度为：10埃-100埃，例如50埃。所述热敏电阻510的面积大于所述矩形区域，可以和所述反射层的面积和位置对应，即覆盖所述矩形区域。由于在上面一个步骤中，连接对角的两个互连孔的两条金属互连线520在和所述矩形区域的连接位置暴露，因此热敏电阻510覆盖所述暴露的金属互连线520，即和金属互连线520导电互连，这样位于对角的两个互连孔v11、v13就通过金属互连线520和所述热敏电阻导电互连，一个作为输入，一个作为输出，连接另外两个互连孔v12、v14的金属互连线520由于在和矩形区域相连的区域被切断，因此不传输电信号，但是剩余的部分可以起到支撑热敏电阻的作用，保持应力平衡。

[0055] 在传统技术中，通常利用金属，例如氧化钒形成热敏电阻，但其惹温度系数不好，机械性能较差，因此本发明是基于CMOS上的MEMS架构，因此采用了非晶硅(A-Si)，其温度系数为2～3％，由于A-Si薄膜具有较高的电阻温度系数(TCR)和适中的电导率,且有良好的机械性能和较小的热导率,与我们现成的CMOS工艺完全兼容,所以我们选用非晶硅作为热敏电阻材料，通过Ti连接各个热敏电阻。由于Ti和非晶硅属于金属和半导体材质表面接触其欧姆特性较差，因此本发明中采用了表面处理，使其形成良好的欧姆接触，并且优化表面处理的方法，使其温度和处理过程对其下方的CMOS电路不造成损坏，这也是现有的表面处理过程所没有考虑的。

[0056] 如果采用上述步骤中的其他实施方式，同样可以使得位于对角的两个互连孔v11、v13就通过金属互连线520和所述热敏电阻导电互连，一个作为输入，一个作为输出，连接另外两个互连孔v12、v14的金属互连线520被切断或者被第二介质层覆盖，因此不传输电信号，但是剩余的部分可以起到支撑热敏电阻的作用，保持应力平衡。

[0057] 接着，结合图11，执行步骤S100：去除牺牲层。

[0058] 在本实施例中，先刻蚀第二介质层920、金属层910和第三粘附层905，形成暴露牺牲层的孔洞，然后采用灰化的方法，去除牺牲层。灰化利用氧气，加热温度为350℃-450℃，在此温度下，致密活性炭并不会发生剧烈燃烧，而可以被氧化成二氧化碳气体，并通过通孔排出，牺牲层610能够彻底地去除，而器件的其余部分并不会受到影响。

[0059] 器件进行图像探测的工作原理为：热敏电阻非晶硅是一种热敏材料，当被探测的物体向外辐射热量，红外波段的辐射被热敏电阻吸收，使热敏电阻温度升高，薄膜电阻改变，CMOS电路将热敏电阻电阻的变化转化为差分电流并积分放大，通过后续采样得到被探测物体的灰度值，最后通过处理成像。

[0060] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。